嵌入式开发者社区
标题: MCASP自环配置。 [打印本页]
作者: wapdasta 时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,, z- \% Y8 p& x
input mcasp_ahclkx," h% X( M) |. ~5 F
input mcasp_aclkx,% F5 l. ]) F2 a7 m9 z! f/ t! h9 p
input axr0,
5 R% H b) d2 s* C' f( P9 b( `) Q/ O
output mcasp_afsr,; ? q8 _9 z& P6 d. k- B
output mcasp_ahclkr,
+ s6 Q3 l" H* h0 |output mcasp_aclkr,
* y% |) x- Q) K9 koutput axr1,
. |& f5 o( B; ?8 ^$ l5 V+ R8 U
assign mcasp_afsr = mcasp_afsx;
/ U+ B* d( d8 |6 Y" S- I0 bassign mcasp_aclkr = mcasp_aclkx;9 |2 v. U& z0 l Q
assign mcasp_ahclkr = mcasp_ahclkx;* l, e/ H: s: a8 q# y1 f7 j
assign axr1 = axr0;
% Y* x' V4 @! y( z3 v" S$ {# w0 m3 B+ k6 C- H! A( \
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
: v: N, w' f- l$ [1 {0 ^6 ?static void McASPI2SConfigure(void)/ X& m- x I9 |
{
) R. r+ w' e- XMcASPRxReset(SOC_MCASP_0_CTRL_REGS);. i/ P- X+ y6 ^; M' ]
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */+ b5 s5 o1 F& e- s7 M6 C
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);1 n# v; R" ~3 S( A
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
7 I6 H3 s9 Q* k, M0 r# y- S9 DMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,6 u: ~- k9 u) W8 |
MCASP_RX_MODE_DMA);
4 f! P- C" x& b2 G* N1 hMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* B) { @, C/ ?! g" {8 p2 r# k+ ~
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots *// p( ~2 X9 Y/ Q1 _) `) t, `* L, h
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
- z( g/ P: r! ?5 M1 L# |" kMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
9 L. `' v* \0 j+ [McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
' M4 q4 _8 y- Z8 KMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */$ l' B0 ~% C+ _" x' x
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);1 n/ T+ X2 }# ?
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
6 r: ]9 [/ ?' r: B \* G: WMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,1 t# L5 \1 F l. z0 C# p5 A
0x00, 0xFF);
/* configure the clock for transmitter */
( o) U. k# c0 JMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);( Q- m. X4 v* D% ~9 C7 ^
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
% @" i3 ^4 q0 ]; t, f4 M/ ]McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,7 C6 l/ L% D3 ^) v2 ]- P) R
0x00, 0xFF);* ^/ z; l4 ]4 w
* l, N7 {6 M) M' o- v
/* Enable synchronization of RX and TX sections */ , V% b( e* o4 d/ y4 ?/ v* U* C
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */- c/ k, A0 E3 C4 g
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
) C1 X/ W/ r# T7 TMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
2 @5 w/ G/ h) @, {! p8 u; S. e4 g7 F3 Z/ B** Set the serializers, Currently only one serializer is set as
t% q9 [) N7 S5 J7 n- h6 F8 b3 V** transmitter and one serializer as receiver.
1 G; C, I5 g" A. }4 O9 @( Y% {- L/ v*/8 m+ C7 I) D1 x* T9 g
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);8 e& [2 F L! g- n! T* B( F7 N
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*- s6 `2 B* V' L p7 x$ [" \( o
** Configure the McASP pins
1 K4 T4 |& K3 B** Input - Frame Sync, Clock and Serializer Rx
% n2 ^ |2 A% w** Output - Serializer Tx is connected to the input of the codec
# n7 u( e8 ~& {/ `- J*/! A0 t! \* o: ~# Q4 U- P
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
- Y2 i, u# a% ~8 R1 hMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
: | [1 p# ~" s# w6 M; Q K/ gMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX" M g" _, f4 I3 s6 w' w
| MCASP_PIN_ACLKX
/ u! x; W# a. [, v) Y- m| MCASP_PIN_AHCLKX/ S. y/ R W* s. M1 B% x7 \
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
( r. Y) a0 Q `2 m0 RMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR " i4 {8 ?( \/ w/ h% s6 O
| MCASP_TX_CLKFAIL ' K5 z2 C- w q- L5 H! ] y
| MCASP_TX_SYNCERROR
* D$ C Z" T4 A2 e) r| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
0 ]) w) Y: H( G, f5 H# s# f8 ^| MCASP_RX_CLKFAIL
6 C, q% y3 h& T' @( I+ F| MCASP_RX_SYNCERROR 7 T) l# h6 u- }: x4 F
| MCASP_RX_OVERRUN);* E, m. A q- q4 X9 I2 G+ t
}
static void I2SDataTxRxActivate(void), L" g8 M, J2 i4 S# y
{
" h# M. U$ ]" e/* Start the clocks */+ O3 G2 t3 n1 w, C } ~/ y, J( V
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
% U V2 E0 g% ?! i' A9 _% _: XMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
' F7 f3 ~, }! M! e8 MEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
+ a" B6 m5 I0 D! e( sEDMA3_TRIG_MODE_EVENT);* g' s: U5 r8 X o
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, * B5 T9 B' u& Q/ a, x0 Q8 A F. d
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */) p, L& J1 X1 X1 C! S
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);- ^9 z. z7 `8 K1 u" { Z
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
% |& Q( i( f% D( ywhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
. _* j; ?* f. kMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);" R" `. y c% ?( D: q) H
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
: j) G5 h' R8 B/ \ @2 S}
+ n+ f3 q, c! {+ c2 C, E请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
9 C8 v" g/ A9 O- V( j
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) |
Powered by Discuz! X3.4 |