嵌入式开发者社区
标题: MCASP自环配置。 [打印本页]
作者: wapdasta 时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
! B2 c$ s+ `0 H# y% Q8 Y- ^& Qinput mcasp_ahclkx,* k0 C4 S9 ~" C! K4 ^1 g( {
input mcasp_aclkx,# X+ I/ f& i5 o3 M, F+ C. D( m
input axr0,
9 U" Z2 m' d6 q7 ~% x% q7 S2 O& y/ K- y7 Q
output mcasp_afsr,
; v$ L% F" h" i1 Y9 Q1 p# H3 | loutput mcasp_ahclkr,: ?5 \* e9 [7 x( J# m e1 H2 W" F
output mcasp_aclkr,
6 M: \: ^ f- Y* f5 l; Youtput axr1,
+ {8 e. [4 d9 R+ Q4 m4 @
assign mcasp_afsr = mcasp_afsx;
* S- [! f( G; ?8 Wassign mcasp_aclkr = mcasp_aclkx;1 U7 b3 n+ F1 w$ _; _
assign mcasp_ahclkr = mcasp_ahclkx;; R d2 q9 e9 D2 X. q- V* _
assign axr1 = axr0;
% A3 q+ ?) `: c% U. X& q" j+ V9 E% y) a7 @
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
6 u5 Y! k9 S8 Y$ [6 e4 z
static void McASPI2SConfigure(void)) a. t: K5 C* A& e1 _6 T
{
# c; g6 a, n" C8 XMcASPRxReset(SOC_MCASP_0_CTRL_REGS);" Y5 p4 H8 W. i! R% }' Z/ _
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */% {8 F9 j, P5 i7 }7 p
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);2 v; [% \, z* L( ^
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
# E, u5 ^8 m7 d! d% s: ?( vMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,8 w7 \; a3 j6 j' a7 `0 T f$ t
MCASP_RX_MODE_DMA);
" i- g- P3 n# ?McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,& K6 O/ @) Y) s X# N
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
$ e! L4 Q' A- j- hMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
) C* `. n% q+ J8 sMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
* [' ^) r. i( Y5 J) qMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
+ W( U* V4 Z2 s5 G8 s4 u$ G. PMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
- `$ Z- m% r0 wMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
! A* B4 A5 d7 H# @! XMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 2 n4 t- j4 {+ x) W+ S
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,8 V, s1 ^) L, k9 \& a( E
0x00, 0xFF);
/* configure the clock for transmitter */$ l; C5 q ^8 X) C
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);/ E2 D5 c3 o* o: a( G, N
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
- t' e' }" f1 c' V9 X% `McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
5 v0 }( P: q) t- ~0x00, 0xFF);
6 W- H: }& E; _4 z, d2 l, m! p# y. T, D m
/* Enable synchronization of RX and TX sections */ 2 H& ^* r# N' @
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
% R; J; U) p+ f% aMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
( E+ `) H. i* m. J. RMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*) L" ]& O7 S7 T5 A9 e1 m& x
** Set the serializers, Currently only one serializer is set as. W+ c0 _7 x! I" n" Y* H
** transmitter and one serializer as receiver.! n/ }3 i c& G) K5 a L+ y
*/
2 L5 Y, \0 x5 T& B/ `( i0 FMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);0 x( ?1 `, c) t! H1 C$ n+ x1 c
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
/ n1 J* n) E# j v9 @' x$ i** Configure the McASP pins ' l( M. Q1 u2 o
** Input - Frame Sync, Clock and Serializer Rx
$ w8 E" m ?+ B/ {6 Y* R/ V W* g** Output - Serializer Tx is connected to the input of the codec 2 x: i! D0 D+ v" L/ d5 C
*/7 n! a! _9 h) b/ M
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
" O" `5 g1 X6 k7 |$ u7 W& ]( e: oMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));1 `( R* S) \/ [( H
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
% j, T: x, F* l' U1 k| MCASP_PIN_ACLKX
) v/ c, g! K% Z2 q| MCASP_PIN_AHCLKX
& C( q* q$ }& s| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */; q' r, }- a: L% y$ J* |. B
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR $ x6 K& V) P7 Z: d
| MCASP_TX_CLKFAIL % U! x7 Z; K, f; q
| MCASP_TX_SYNCERROR
q1 z) [* z0 V. Z| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 6 F- X' B; g7 {+ l0 v& r
| MCASP_RX_CLKFAIL% v1 [; T6 ?; {9 @1 v' g
| MCASP_RX_SYNCERROR
2 N) k+ w% N- T0 ~% m* W& j: N| MCASP_RX_OVERRUN);
' C) \& }$ \" t* ^7 T* S3 N}
static void I2SDataTxRxActivate(void)/ J* i" p% f+ |5 u K" R6 b
{
" Z7 Q, m) R3 x; |, k/* Start the clocks */
/ E# \) M/ F: AMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
6 \5 n4 t1 ]3 G) cMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
% E# A6 o/ ?/ z) l& U2 Z) LEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
7 {2 s+ {2 z+ A7 u% \/ [- Y7 GEDMA3_TRIG_MODE_EVENT);
- ?; x+ |6 _9 P/ i/ M, c0 XEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, f) M4 `0 {4 \2 g+ K
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
4 _& x# C% }! |2 t9 Z7 MMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);0 @) v8 o' h& I$ {
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */& U: _1 k9 E, ^
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
# z3 x: ]7 |3 H9 X5 n6 {. ?2 t2 u0 ?McASPRxEnable(SOC_MCASP_0_CTRL_REGS);5 _3 U# m8 u* r/ n' `1 [9 C
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);* H3 V! M) g. s- `' z0 r+ D
}
* E2 ?. }! ^% t0 N* g/ e9 H' [3 ^
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
* v: h5 P8 w6 x+ R
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) |
Powered by Discuz! X3.4 |