嵌入式开发者社区

标题: MCASP自环配置。 [打印本页]

作者: wapdasta    时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,/ j. ^2 G+ P8 o# D, `
input mcasp_ahclkx,# T; U* j, K0 d
input mcasp_aclkx,- f9 V! ?) N7 {' y/ _( d7 s* W
input axr0,; f4 x9 d% k: k6 D. _

8 ?! e4 X9 X- z, Poutput mcasp_afsr,
1 g, \, ]/ F+ D$ uoutput mcasp_ahclkr,
( _8 t6 m# y: R8 routput mcasp_aclkr,& j, \2 L* p% h+ x, Q" T
output axr1,, I; p6 \/ }2 t; {5 E
assign mcasp_afsr = mcasp_afsx;, D! ?( ]( U+ Z% R: \5 ?
assign mcasp_aclkr = mcasp_aclkx;
. D5 l0 i. e# b* C7 x, O$ e3 |assign mcasp_ahclkr = mcasp_ahclkx;
+ R* a7 _% ?+ Q+ passign axr1 = axr0;

& ?1 w# q- M8 y8 M3 q2 V5 T
/ e3 m/ C6 k4 Q& k
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

3 p& }7 O. N# r$ {& w; V
static void McASPI2SConfigure(void)0 w* e5 ^; j9 Z4 _, y0 h
{& b9 H; g; s* K5 @+ I
McASPRxReset(SOC_MCASP_0_CTRL_REGS);" {- p7 d: `; u9 f1 U
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
5 b8 {* c1 \8 h" H/ f4 [* VMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);9 q8 D" [  x( t9 Z' a3 ?8 v; x
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */7 h. p  F% E2 ?' P. Z7 [  F9 ?
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 W/ T: T' T6 T" l7 qMCASP_RX_MODE_DMA);
" u+ x0 g7 }) ]9 p+ X. oMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,0 X# u9 E# ~! V9 T; m# }, K3 ?# N. T9 ~
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
5 w6 \3 N2 Q7 A" DMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
  {  t5 G% h; aMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);  C7 L. ]: j( [2 r# ^8 c
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
8 R9 g/ P( m" }; c7 TMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
$ `; z0 ]/ `8 Q/ dMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);, `# d" t  Q4 [% }! c
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
" \% t* ]; e! K# PMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
% {3 b$ `  ?. e! ]2 @6 ~* S0x00, 0xFF);
/* configure the clock for transmitter */
  n  M5 ~" ]: b# JMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);* x$ t+ p" e  q0 P
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
; Q, X1 f! n' A; ]. CMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,5 W( w. P2 b4 S, X; \/ E# |
0x00, 0xFF);2 e. k  X+ o% s* j8 r; j( Z( p
8 h! i% T' ]- Z; {
/* Enable synchronization of RX and TX sections */ ( X( q: b5 X: P* ~& y
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */. J5 s' U5 X. [
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);' [- _* Q' c  a2 j5 f: e$ c7 W
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
" x, g$ B; x/ \$ |6 P- T! |9 c** Set the serializers, Currently only one serializer is set as
: ~# m/ f- t3 ?9 P' M** transmitter and one serializer as receiver.+ U5 j% S9 T0 F# |3 G
*// ^# }, \  t. g2 ^! i$ S
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
* a: Z" ]  N+ n" jMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*2 G+ c$ P2 p# A# T- s: ~; \
** Configure the McASP pins
$ W! k# W4 o& Z2 |1 L- [5 }% B** Input - Frame Sync, Clock and Serializer Rx' ]. u/ [* M5 y3 u. x* W
** Output - Serializer Tx is connected to the input of the codec 0 w) m, d( k- T( }& W* R
*/
% G) R+ Z$ F, s: H- p  O) ~  xMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
* G* w6 _' ?; v  u' r0 C( dMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));& p1 U0 @; s( c* z) l3 k" W) o- E& o
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX; g- K9 H( D( ~5 O$ I7 Z. p: R
| MCASP_PIN_ACLKX
( a7 J* B9 e  e  W* T1 Y5 J, c& J| MCASP_PIN_AHCLKX
' U1 G6 _* H/ P' W( n( ]- {# Y| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
. E4 a6 T+ c. V( ?McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
, ~, q! E* ?4 W' f, o| MCASP_TX_CLKFAIL * c# c0 S+ {7 n: E
| MCASP_TX_SYNCERROR
7 G& M. `* L: f5 I2 V| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR   M1 U7 F. n3 w% @% i6 M& |" v
| MCASP_RX_CLKFAIL
1 ?1 l  v' h' X9 R4 C0 || MCASP_RX_SYNCERROR
4 Q0 C' v$ i* \2 b8 f* m# f) G| MCASP_RX_OVERRUN);
- h7 {3 p) T4 }% Q& k}
static void I2SDataTxRxActivate(void)
1 T: b7 z4 N, E( s  E{
/ o$ z# ^$ `( j/* Start the clocks */( [7 S6 r5 s7 B* [* N1 ~3 c
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);5 u( Z) I  u6 M
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */& r) i5 S: U5 ^# W" Y
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,5 E$ I4 Z8 h. ?. y% j7 I
EDMA3_TRIG_MODE_EVENT);
  ^5 y+ I# w4 [+ h4 ^4 Q6 Y7 WEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, ! i( r  `: x' R6 G# |
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
/ J9 N0 N" @: u" Q+ LMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
3 I) \0 i) I5 UMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */8 F) ?# ^- ?& @' ^* b& g
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
+ W1 ^& R, [, `+ G' s- T! vMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
# h7 N) [& \! c; I1 \- yMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);0 I& C' S; h  G
}

5 q% }: Z+ z8 @4 E1 E- g  a' J1 F
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

9 c; x; |  B" w; S1 q; q4 R: \




欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4