嵌入式开发者社区

标题: MCASP自环配置。 [打印本页]

作者: wapdasta    时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
. M9 ]+ l. o+ ninput mcasp_ahclkx,( J; g" }& b9 S
input mcasp_aclkx,/ Q% o2 C  k" j$ u; _  B
input axr0,
0 F1 C* D+ j- ^( e1 F
6 Y7 A4 U* ]7 V# N  Loutput mcasp_afsr,
- h4 s% X4 A, V5 u! E  W- Qoutput mcasp_ahclkr,
; T' E% l- L; r: |8 b/ j% g, Routput mcasp_aclkr,- j) o! ~$ ]5 `$ y/ [
output axr1,- H1 O. L5 T0 L$ n8 ~; R: m
assign mcasp_afsr = mcasp_afsx;1 g. S( o) I( F3 ~
assign mcasp_aclkr = mcasp_aclkx;
/ l7 i3 |# M' X9 e+ J) l9 Zassign mcasp_ahclkr = mcasp_ahclkx;
6 H" ~/ F& Y2 w  k3 yassign axr1 = axr0;

8 w' D+ c6 S9 z/ j6 E+ H9 X
  T0 b' g6 \- K( d$ N
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
" h8 G3 {3 o1 k  i  h1 W" j
static void McASPI2SConfigure(void)
  m, A+ m3 z' X6 [; i8 g{
: x! x/ m! b& t2 ZMcASPRxReset(SOC_MCASP_0_CTRL_REGS);6 i$ p* P1 \! Y% [# f0 g' l
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
9 `; b, d# k1 U$ D: R0 |McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
; ^: S. S' W- P2 t3 @# z  TMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
' h3 F" B+ f0 v, O% q' PMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 c* v- D, ?) ~/ w& uMCASP_RX_MODE_DMA);: Y$ S8 p6 r9 z
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 z* W9 }! k3 g" v4 }+ AMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */* z; q% y8 \3 S. h& J) P
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, : o3 E9 R! b6 S7 @+ P1 m1 R2 q3 D# G
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
8 \+ b' L/ a8 _$ {McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
9 K$ I; J9 [4 `5 B- X4 v* _/ OMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
% d0 O; ~# m. Y( rMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);; F, {& b. b$ w4 A5 F! X
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 0 {# Q! ]6 ~1 O
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
9 Y8 \+ b" o9 p1 k, R8 F0x00, 0xFF);
/* configure the clock for transmitter */
8 ]) {; u+ z( BMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
1 }8 [% g2 t7 j5 d; l- _McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
$ V5 F; u! q7 e4 Y2 @McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32," ~$ ]) N( Z2 C  d. Q
0x00, 0xFF);7 M; ?9 }2 n4 V7 Y$ T: _

3 z, A( K7 h' \3 O/* Enable synchronization of RX and TX sections */ 4 C+ U+ o9 z, j/ ]
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */  a8 w# s9 u  A9 i& R. g$ ~6 j
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);# z' C0 b# {' o5 ~7 |# }
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
7 X/ g, x0 F# [" X** Set the serializers, Currently only one serializer is set as# |% b/ Z4 e) m7 [9 D  O
** transmitter and one serializer as receiver., h7 m# `3 M) U% ?/ e$ R9 C
*/+ ?4 E1 `) C+ {
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);1 z" Y* ]1 u! n" P; J+ J/ `1 E
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
  u- O! D. _& j3 _% w** Configure the McASP pins
' B7 s( x# d1 r$ h' v, |** Input - Frame Sync, Clock and Serializer Rx6 B8 }7 ?  k- n( j& Q# G9 H. O" Z6 L
** Output - Serializer Tx is connected to the input of the codec
$ u! e1 M; z2 k: g6 E8 J*/
0 D7 G3 Y! i& f2 U2 o* aMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);, ]) z& u$ ]! m  P) b9 s2 L
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));0 `; B) L+ J) ?% M) v; T
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX, q, p3 R1 X% ]+ }' z# L
| MCASP_PIN_ACLKX
- P* E& |' a6 a& K- K| MCASP_PIN_AHCLKX; H6 O$ A$ ~' ?* [
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */% `5 [% _  g( c9 N# U) z9 v
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR % r) `. K2 v; _# Q1 E4 Z! V% U
| MCASP_TX_CLKFAIL ) L+ L, U$ g- A$ S. `5 x( C
| MCASP_TX_SYNCERROR
; [3 W0 T$ N; a7 u| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR : a4 a7 I% W- _" E6 K; B6 T' R  J
| MCASP_RX_CLKFAIL
5 x0 w( T7 N+ t% }. s| MCASP_RX_SYNCERROR & l2 S0 ?" Y: ^2 G2 N( {4 E, c
| MCASP_RX_OVERRUN);) H, L+ x7 |! c
}
static void I2SDataTxRxActivate(void)( _* m; k& X& Z: \
{' m' n* p6 s  [% R
/* Start the clocks */1 b' |' A  i4 V
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);2 V4 b4 p9 a* k0 |# N- I5 }
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
/ ^7 n2 N3 ?% q) }6 x' L% ~$ g4 ?EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
# r7 [3 E- c& l- K6 qEDMA3_TRIG_MODE_EVENT);; N. t2 c- i1 _. b
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
2 l/ x/ K0 B# OEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */* W! b* A+ s. R! p  r' |
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);/ j* l0 |' S, A+ D9 w! Z: O$ e
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */' U$ @- F5 Q- n2 o8 Q$ I1 {
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
( P  }% q% e( F4 U9 Z1 ^McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
" a* n6 p$ m/ i# qMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
1 Q0 J3 o! L8 g0 v$ i}
5 Q2 x" e- y0 j3 M( ~
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

4 |* f4 r2 b; c6 S* z& u9 h# ^




欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4