嵌入式开发者社区
标题: MCASP自环配置。 [打印本页]
作者: wapdasta 时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
# l$ U; s0 A2 U4 H# U* N) Einput mcasp_ahclkx,8 c" c0 }! [0 Y5 A
input mcasp_aclkx,
/ n$ l/ T5 H, ?9 x, E7 w( X' tinput axr0,
4 U% |$ o: r9 V) O, x1 c8 w2 x# j' K
output mcasp_afsr,
) i1 k1 N) s2 c7 h6 p1 m0 B$ k5 Aoutput mcasp_ahclkr,
9 N+ f! ?3 o. Y. M% Ooutput mcasp_aclkr, j- h" g7 W; x) _ b$ \* S# _$ c
output axr1,& u; S5 X' O7 Z% p2 p
assign mcasp_afsr = mcasp_afsx;
' N8 E9 h5 z+ C# D/ Aassign mcasp_aclkr = mcasp_aclkx;
+ x: r/ j) ^1 b9 C, `) x' sassign mcasp_ahclkr = mcasp_ahclkx;. W: a0 W/ O: y8 p3 g" x; A$ f
assign axr1 = axr0;
1 I: H9 H) J. O+ y' t9 V8 G0 o5 D* b" O- L) w4 U) \$ P
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
- i. L/ x8 f3 h9 x: Y6 m
static void McASPI2SConfigure(void)" I8 C( q0 P8 O6 `: N
{
0 l/ O( X$ f$ f4 f! n8 KMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
! ]- s0 _. w7 |; U5 vMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */" F! ^4 P8 q8 ?+ O; }6 X' X
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);/ T5 |. Q i4 D$ ^3 m
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
& e, A# @9 b: Q- A" x* ]McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 z2 u. O# m! \9 ]& pMCASP_RX_MODE_DMA);( w$ ^; M; H* {
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,6 ^" q- ^( Q, j. i& f
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */1 ]3 m" y$ t. j2 w* ^. `( @2 `4 Q
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
" Q& N# A5 W& |, wMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);- ^7 {+ E0 d8 @, @/ M1 B, h) C
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
" g' f7 N3 D& X VMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
- v6 W: e. n0 @McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
z1 E0 q) ^' f2 T) ]McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 3 n/ p1 o, ~9 j4 _( W; o, \
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,+ Y7 {7 ~! J; m$ a
0x00, 0xFF);
/* configure the clock for transmitter */
# `3 b2 w- ^4 ?7 P9 X& PMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
9 }5 I' D* _8 r! v7 R z- L% lMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ) o3 b" @; F; Y( f2 |! t* M
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,5 \" `3 p1 |5 W" }- p7 e" V
0x00, 0xFF);
9 K# t1 k$ [3 K* h: M0 o
" R1 j& C' c8 Q% z; \2 I7 u0 J7 D9 m% {- p/* Enable synchronization of RX and TX sections */ & x3 R) C: k w H- ] o* e
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */$ L" d/ i1 S' |* Z
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);0 h- w- Z2 L" H* g
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*0 m( j" }8 H' E/ G
** Set the serializers, Currently only one serializer is set as
* F" i. V/ V( Q6 ?# s" p- W7 j** transmitter and one serializer as receiver.& U* Q( E6 c+ ?8 B1 X: q7 H
*/
, Y* k# Y+ y1 _5 o3 W) u9 _McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);5 {1 A( B1 @+ I" S3 H% e
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
1 F% n) i S6 r# c** Configure the McASP pins
' G$ M! L) [* b3 @/ N* E+ p** Input - Frame Sync, Clock and Serializer Rx# e* c* r# ~5 Z% N
** Output - Serializer Tx is connected to the input of the codec 9 u, M1 y# G& F9 l
*/
. G* q& p [$ _5 ~+ J, e9 rMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);9 S7 F/ h6 q1 z& X( X- V& |) K. C
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
: K$ d9 j8 M% c& h2 S2 D6 sMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
0 ?) i1 E" e) @ W8 B G' p| MCASP_PIN_ACLKX
/ l( I- v; _6 n" G( `8 H| MCASP_PIN_AHCLKX
2 c! ?+ T2 k$ I* t; k; S; F| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */1 W- m8 Q3 T. k$ X4 i4 j- T' ~
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
/ u% P1 V$ P8 O, K0 S: }. o| MCASP_TX_CLKFAIL " C0 L$ F. C& u7 A% F% z
| MCASP_TX_SYNCERROR. ]6 N! P6 y; x, o" N% c
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR # M: p5 {+ j' Q- \$ _, `5 c
| MCASP_RX_CLKFAIL! T1 ]5 X8 w4 G9 O
| MCASP_RX_SYNCERROR ' X4 v- e9 k" I7 M% \
| MCASP_RX_OVERRUN);! J( y# H! B/ O6 w! A
}
static void I2SDataTxRxActivate(void)5 v9 X1 d" i- D# z g4 J
{
5 V+ S }6 Q5 R- v2 o5 h/* Start the clocks */6 Z U" D- N: `. z
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);' J4 s5 Z, D: i1 _5 E* C* I
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */, F& K, I+ L' D8 o% H7 k' i
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
% D1 T8 y6 n8 U7 L( {# ?EDMA3_TRIG_MODE_EVENT);
; S5 \ i, r1 X# w; y6 p/ sEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
0 \7 ]8 c! R. r- x* p% u$ TEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
/ V l, U7 E" ?7 g; I0 KMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS); V% j/ G4 D$ V2 g/ c
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */9 M. \3 v' G' Q) B, F
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */) j. ?7 V0 E' r2 ?0 w
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);& L7 i+ b* U" D
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
6 _! E2 D# K N* }* V7 d" p! ?}
! w- X/ C7 O4 x' L% `请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
/ q/ F- [ P' Y: y. J
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) |
Powered by Discuz! X3.4 |