嵌入式开发者社区
标题: MCASP自环配置。 [打印本页]
作者: wapdasta 时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
6 S! ], `- k! r) N; |input mcasp_ahclkx,
* T( K8 B c+ T* Y8 f! Z1 j/ j3 {1 finput mcasp_aclkx,
8 Q) K& \" u2 }9 einput axr0,
B/ \( [( r/ ]: e e, d( n" G, o; U' r0 a) G7 n
output mcasp_afsr,
4 \$ l: d! E) A, ]2 v. K5 \output mcasp_ahclkr,
% `* N5 {: g, Boutput mcasp_aclkr,
! R1 b% z# X- [, X2 Boutput axr1,
' b0 D* W8 B7 z% K
assign mcasp_afsr = mcasp_afsx;
& U* \* V1 \8 O2 M# massign mcasp_aclkr = mcasp_aclkx;
5 T- P: @% U7 b4 Y% {assign mcasp_ahclkr = mcasp_ahclkx;" G0 P+ {4 L: e6 A/ `
assign axr1 = axr0;
( E6 p6 D) a. q; Q6 P r* e* j. x7 a+ h* o. v
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
! `8 M2 L( J& h1 j( D
static void McASPI2SConfigure(void)8 v! l7 S2 H/ m3 c7 V
{
% j$ o) k: D9 ?# q9 j+ NMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
; G9 j) z# ?* E' r5 e) G' O. b. _McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */2 i, a6 `7 f5 K6 y
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);0 B, T K9 k% l' {# p @+ I
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
# k: v: U: R$ m* K8 w! W5 g% ]McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,# k9 v1 V4 {% z d) h
MCASP_RX_MODE_DMA);
. k# U1 @3 U1 ]7 u; fMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* S9 }; D# k1 U) s5 p
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
7 g1 g% L7 B6 M6 J6 ^& E& e5 jMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
- [& H2 J5 F ^: b" y8 i2 JMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
1 v R( {/ H' I% X3 u/ @McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
. \/ r; f) Q& KMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
# D8 D7 G9 j, k5 [McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);' W2 r% a5 H* I5 F
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
x7 B; U& \- a& R7 {. ]McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32, j' L8 ~$ B6 {/ ]1 h1 }7 H
0x00, 0xFF);
/* configure the clock for transmitter */2 k3 r0 m! }9 g Y+ |$ K
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
. `3 ~ b- H q0 p8 E9 wMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
5 G+ A: j4 _; a4 W8 ]( xMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
% u' C1 Z g8 B# m$ Y' \3 @0x00, 0xFF);
! f4 D7 E7 M2 h: N% V, c. [ E3 E0 M# G \% `# P- p) U$ a
/* Enable synchronization of RX and TX sections */
0 f9 J; M" P- U6 E# ]McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
% m0 v+ H$ j, }0 wMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);. U2 u0 Q! S- i
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*9 V) b2 o- L9 J. h' @
** Set the serializers, Currently only one serializer is set as# ^( |9 |, q9 ? }
** transmitter and one serializer as receiver.
" `$ c" y7 b) s% W/ e*/; W5 k2 D' K! C: z; X
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
; y) l2 w& P* w9 t: b8 Q& g0 `! OMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
+ I' ^9 [( W: q4 \( g* W** Configure the McASP pins 4 P! r2 b$ L9 Q h. Z
** Input - Frame Sync, Clock and Serializer Rx
; }& F5 b( K; L$ v2 C5 _** Output - Serializer Tx is connected to the input of the codec 7 K9 h# C7 z) {! c% {
*/; `' V) a A; c: U2 D# w o+ Q
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);7 o1 g! W z* P5 r6 R- C. J' o
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
' N! G+ v ?+ v3 i* z6 M2 C/ C2 qMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX. J: L: o! X9 V4 j# G& m
| MCASP_PIN_ACLKX& S+ r4 S; S9 J' o M
| MCASP_PIN_AHCLKX
' n$ F4 K, @2 Z' x; @6 M( d| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */; h* Y0 |1 c8 ?' P# H2 K7 C
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 P7 l" k0 h2 P' n| MCASP_TX_CLKFAIL
1 {5 W; {* A; m" a4 z# w0 w| MCASP_TX_SYNCERROR
* c9 k9 X. z: o0 m8 s| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ y- ]: M+ u0 H/ M" @. Q| MCASP_RX_CLKFAIL
4 Q; H U' E, g% c* ~! m7 B* m. N| MCASP_RX_SYNCERROR 6 ]' A- H5 B% `& v! @ b1 ?0 {
| MCASP_RX_OVERRUN);
8 R7 Z4 E1 I7 G5 z5 J6 R}
static void I2SDataTxRxActivate(void)
' Z+ y p9 A& T! Q; h5 s{- J6 H: {) r3 H0 I$ U% S
/* Start the clocks */
9 P! g* K. y4 `- A4 y0 \McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
$ \* l" ^ a( H2 z1 f" c oMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
) R/ B1 `4 l6 j+ bEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,6 u5 q( _4 ]& U! }( J) O5 ^( o2 [) H& A
EDMA3_TRIG_MODE_EVENT);
5 ^( O: V" D5 GEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 0 j8 C% ], Q1 A$ m9 i" ^0 N
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
% w3 m1 m) }* \! C2 gMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);9 h, b# r4 C R
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */0 r9 h) e6 A5 Y
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */% k6 d7 D2 M: Q" j0 u) [ i
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);0 p! I, Q$ a* ^5 |4 ~# g& M* H
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);1 E2 V. p( T* h: X( T0 {1 Z
}
0 E- `7 F- q% e3 ]2 K+ _% s
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
7 u- h5 P9 X' }7 L9 o" }) q2 O
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) |
Powered by Discuz! X3.4 |