嵌入式开发者社区

标题: 创龙6748的PLL1时钟怎么查看？ [打印本页]

作者: 金桔柠檬茶 时间: 2015-12-24 14:11
标题: 创龙6748的PLL1时钟怎么查看？
[attach]568[/attach]
按照PLL总框图，
1、我先配置CLKOUT引脚复用，从该引脚用示波器查看PLL0_SYSCLK(1~7)以及PLL1_SYSCLK(1~3);
2、然后在OCSEL[OCSRC]中选择PLLC1 OBSCLK输出，即选择查看PLL1_SYSCLK(1~3)的时钟；
3、最后选择PLL1_SYSCLK(1~3)中的一个进行查看。
理论上，由GEL文件初始化后时钟为：
PLL1_SYSCLK1=312MHz；PLL1_SYSCLK2=156MHz；PLL1_SYSCLK3=104MHz。
但是示波器看出来的都是几十KHz，与GEL文件所配置时钟相去甚远！
下面是我查看各时钟的代码：
[attach]569[/attach]
请教大神，帮我指点！！！！！

作者: 金桔柠檬茶 时间: 2015-12-24 14:21
补充一句：PLL0的时钟能正常查看，用示波器观看的值与GEL文件配置的频率值一样！

作者: 希望缄默 时间: 2015-12-24 15:04

金桔柠檬茶发表于 2015-12-24 14:21
补充一句：PLL0的时钟能正常查看，用示波器观看的值与GEL文件配置的频率值一样！ ...

观察时钟输出还有一个分频寄存器的

有例程提供的你直接加载测试就行

作者: 金桔柠檬茶 时间: 2015-12-24 15:26
是有分频寄存器OSCDIV，但是那只是分频用的，当频率太高示波器带宽不够才使用吧。我直接配置寄存器进行查看，PLL0的时钟都能正确，就是PLL1查看不出。

作者: 金桔柠檬茶 时间: 2015-12-25 13:32

希望缄默发表于 2015-12-24 15:04
观察时钟输出还有一个分频寄存器的

有例程提供的你直接加载测试就行

多谢！已经解决！

欢迎光临嵌入式开发者社区 (https://www.51ele.net/)