

【调试】

进入 Uboot 后中断，连接 JTAG,CPU 会定时（1 分钟）重启

问题

- 1、Uboot 跑起来后，无法连接 JTAG；
 - 2、进入 Uboot 后中断，连接 JTAG,CPU 会定时（1 分钟）重启 Uboot.
- 测试

- 1、Uboot、内核跑起来后，无法连接 JTAG；

答：根据目前的测试情况，情况是这样的。具体原因还不清楚，可能是内核起来后，CPU 访问权限被改变导致无法访问。

- 2、进入 Uboot 后中断，连接 JTAG,CPU 会定时（1 分钟）重启 Uboot.

（1）Uboot 没起来，560v2 仿真器+AM3359 配置，没有手动加载 GEL 文件，WD1 关闭。WDT_WSPR 为 5555。




图 1

（2）进入 Uboot，560v2 仿真器+AM3359 配置，没有加载 GEL 文件，WD1 打开，所以会出现中断问题。WDT_WSPR 为 4444。




图 2

(3) 进入 Uboot, 560V2+ICE_AM3359, 没有加载 GEL 文件, WD1 关闭。选择 ICE_AM3359, 将自动加载官方的 gel 文件。




图 3

(4) 技术支持测试: 进入 Uboot, 560v2+AM3359 配置, 手动加载 GEL 文件, WD1 仍然打开, 所以会出现中断问题。




图 4

(5)) 技术支持测试：进入 Uboot, AM3359 +100V2 配置，手动加载 GEL 文件，WD1 仍然打开，所以会出现中断问题。若加载完 GEL 文件后对 cpu 进行 CPU Reset(HW)操作，WD1 关闭，不会重启。




图 5

总结

- 1、使用 560 仿真器/100 仿真器，选择 AM3359 时，需要手动关闭 WD1。
- 2、使用 560 仿真器/100 仿真器，选择 ICE_AM3359 时，不会出现重启。
- 3、使用 560 仿真器/100 仿真器，选择 AM3359 时，手动加载 GEL 文件，会重启，加载 GEL 文件没有修改 WD1 寄存器。
- 4、使用 100 仿真器，选择 AM3359 时，手动加载 GEL 文件，并通过 CCS 对 CPU 进行硬件复位操作，WD1 关闭，不会重启。

解决方法

1、手动修改 WD1 中的 WSPR

按照如下步骤，手动配置 WD1 中的 WSPR，关闭看门狗，设置后不会发生重启问题。

20.4.3.8 Start/Stop Sequence for Watchdog Timers (Using the WDT_WSPR Register)

To start and stop a watchdog timer, access must be made through the start/stop register (WDT_WSPR) using a specific sequence.

To disable the timer, follow this sequence:

1. Write XXXX AAAAh in WDT_WSPR.
2. Poll for posted write to complete using WDT_WWPS.W_PEND_WSPR.
3. Write XXXX 5555h in WDT_WSPR.
4. Poll for posted write to complete using WDT_WWPS.W_PEND_WSPR.

To enable the timer, follow this sequence:

1. Write XXXX BBBBh in WDT_WSPR.
2. Poll for posted write to complete using WDT_WWPS.W_PEND_WSPR.
3. Write XXXX 4444h in WDT_WSPR.
4. Poll for posted write to complete using WDT_WWPS.W_PEND_WSPR.

All other write sequences on the WDT_WSPR register have no effect on the start/stop feature of the module.

20.4.3.14.2 Subsequence – Disable the Watchdog Timer

Table 20-109 lists the steps to disable the watchdog timer.

Table 20-109. Disable the Watchdog Timer

Step	Register/Bit Field/Programming Model	Value
Write disable sequence Data1.	WDT_WSPR	XXXX AAAAh
Write disable sequence Data2.	WDT_WSPR	XXXX 5555h

20.4.3.14.2.3 Subsequence – Enable the Watchdog Timer

Table 20-110 lists the steps to enable the watchdog timer.

Table 20-110. Enable the Watchdog Timer

Step	Register/Bit Field/Programming Model	Value
Write enable sequence Data1.	WDT_WSPR	XXXX BBBBh
Write enable sequence Data2.	WDT_WSPR	XXXX 4444h

2、不启动 U-Boot

在不启动 U-Boot 的情况下进行 JTAG 调试。例如 Debug 模式。