嵌入式开发者社区
标题: MCASP自环配置。 [打印本页]
作者: wapdasta 时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,4 C& y: C( Y# \2 ?3 d" L4 U" n
input mcasp_ahclkx,
8 t6 D2 R0 D8 H" Ainput mcasp_aclkx,
( R+ F: v N I/ o. c) _input axr0,, x4 N9 J$ d- n% A% H8 @6 C
' Y5 i! u$ \1 s2 v! C; U& A8 i
output mcasp_afsr,
2 Y6 B9 u/ k7 T9 xoutput mcasp_ahclkr,7 \" v% U$ ^$ k- h. p4 M0 L4 ?
output mcasp_aclkr,
5 I/ ]6 B& g$ b6 z3 U5 i) A/ joutput axr1,/ i, C! A! y* A7 a
assign mcasp_afsr = mcasp_afsx;2 Y9 B% U, N$ w; l8 I
assign mcasp_aclkr = mcasp_aclkx;) P4 H5 P5 S9 ?0 j, _) j
assign mcasp_ahclkr = mcasp_ahclkx;
8 N* `* Y3 X6 Q- Z4 |- H! ~! Nassign axr1 = axr0;
0 j* j3 |# J1 K* T! z& `( Z0 B2 n5 r2 m; C5 ^3 ]/ r
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
7 n: W) c/ x$ ~* ystatic void McASPI2SConfigure(void)
# m |* \' C/ w{, _* g# [8 W) }4 A }" y4 f& G
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
9 G0 O" t, r' l' d fMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */6 ^$ L3 b! q# |/ u" W
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
$ d4 V# x8 \% y/ r/ y; B/ b+ hMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
1 a4 v* r+ W; G" fMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,, r1 z7 s% D# Q0 G
MCASP_RX_MODE_DMA);
3 Y9 h4 A% a: g' HMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,. O. i- e e. R+ {9 z* D# L$ Z
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */" m" [9 @' p. j/ M( z6 M# z0 }* |
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, , s% F) _. ]) n
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
4 r9 {& E: M/ IMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 5 Z7 S4 ^7 v2 a% q* A
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
# Q6 y; W3 u% h% W) \McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
+ L+ G' Q6 s& Q, VMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 4 p5 I. e8 ~1 Y) r. Z
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,& _8 x: k2 S! t
0x00, 0xFF);
/* configure the clock for transmitter */
/ G# r9 J' C( v) z! `+ JMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
E6 {% @) n$ V* @McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
' i9 X1 U. H% o) `/ K- f, RMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
. r+ j4 M/ I) _0x00, 0xFF);
8 e, r8 p* _$ U4 Q' ` V' D% _6 k* M3 |& V3 a7 S; ~, j
/* Enable synchronization of RX and TX sections */ . X4 B& N) \7 d' {
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */, p' L3 W& Q0 w" ?
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
! U- \) W1 f& ~8 b2 s' rMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
, q, c) K- Y. E6 M** Set the serializers, Currently only one serializer is set as- G, Y5 b. d$ F2 J9 _. ^1 v
** transmitter and one serializer as receiver.
$ X o1 L9 x8 j*/6 U' x) g2 v" J4 X, q& r
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
u( k7 o( P# T+ hMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
- B. R$ V O5 M4 a' w% j! e** Configure the McASP pins ) P: l- [1 A. A8 m, ?1 Z
** Input - Frame Sync, Clock and Serializer Rx- t/ k7 J, Y' I. g4 u
** Output - Serializer Tx is connected to the input of the codec
- Z V; L5 ]' A/ i% [( y*/
1 H" u: X' k+ u+ L% w7 R# M/ b JMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
" D5 y- q4 e V8 p$ TMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));$ S s' U( F2 J
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX* V) Y" x/ |$ @1 k7 h) Y
| MCASP_PIN_ACLKX2 S# p: k) u, v# }5 t
| MCASP_PIN_AHCLKX8 g4 _" `, s5 j3 A% F
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */ |, P6 I& m% o6 M: t7 K9 S
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
: J& z; H( G/ R7 `3 @# `| MCASP_TX_CLKFAIL
+ \! W5 ~- \7 w. H7 \| MCASP_TX_SYNCERROR/ w d( k5 L, A. T4 A1 k9 S
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR - ~# U' \4 t+ h* k W' w* I1 W% g
| MCASP_RX_CLKFAIL
# D o5 E+ J5 ]& [( W# ]| MCASP_RX_SYNCERROR
. ` v5 ~/ f5 r+ f( j8 N| MCASP_RX_OVERRUN);
6 s' E' ~* ]2 ?- P+ H/ R}
static void I2SDataTxRxActivate(void)
5 g' m7 ?3 j5 y6 N$ g& a+ ]{" f8 H' `, C" ]. F$ ?% I
/* Start the clocks */- X$ o" l. J& F3 E
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);3 G/ F7 M0 B! C" M& H$ |
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
: a9 o9 E$ n& `$ KEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
+ Q, r, L; }( W, {EDMA3_TRIG_MODE_EVENT);0 m* m1 O7 l% l0 E* G2 D
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, * |& r0 T$ s! M* j, Y# h2 `
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
7 g& G A$ E: E7 SMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
5 X" d9 M$ a3 ]2 \McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */& m. n$ h: b$ _# P
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
7 E$ z9 r; P5 q {+ JMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);. p9 {( y2 _6 m9 x+ L
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
8 j w: L$ W [' ]* B}
/ a# ~, d% d G9 p5 c \9 ^
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
/ d) M1 j7 r4 H. y# q
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) |
Powered by Discuz! X3.4 |