C6748+FPGA核心板底板设计问题

beihang873

您好：
        我现在在设计C6748+FPGA底板，那个SYS_RESET_INn 复位引脚可以悬空吗？
        理论上我提供3.3V电源，6748和FPGA的下载接口就行了吧？
        3.3V供电的纹波有要求吗？我买的模块12V->3.3V，2.4A，小于100mV的纹波输出，给核心板供电可以吗？

       十分感谢

human

建议参考我们的底板设计，预留复位电路和BOOTSET电路

广州创龙莫工

基于我司核心板设计好底板的，可以发到我司技术邮箱。协助检查客户原理图。