嵌入式开发者社区

标题: TL138 EthEVM-A2 開發板 EMIFA 問題 [打印本页]
作者: hankwang    时间: 2016-8-9 09:15
标题: TL138 EthEVM-A2 開發板 EMIFA 問題
創龍工程師, 您好:
   我購買TL138 EthEVM-A2 開發板, 目前用 demo code 雙核通訊都可正常運行, 經由DSP控制 EMIFA 使用CS2與外部FPGA做資料連結.
      使用光碟所提供的  EMIFA_FPGA 代碼, 目前外部是空接用LA分析其 EMIF 發送的資料, 發現一個奇怪的問題!
1. 外部空接情況, 不論資料如何發送(0x0001 or  0x1ffff), 其D0 一直保持為低電壓;
2. D0外部上拉1K電阻後, 不論資料如何發送(0x0000), 其D0 一直保持為高電壓;

; A* j) R5 u& R4 i, m/ ]0 C4 y
其餘 bus (D15 ~ D1), CS2, R/W, WE... 可正常控制, 唯有D0 !?
+ h" q8 P! o2 Y  |$ o( k
因為是參考創龍提供的源碼, 也試過調整時序(write-setup, strobe,hold/ Read-setup, strobe, hold) 幫助不大;
回讀PLLDIV3(0x01E1A120) =0x8003, 表示EMIF Clock 為114MHz
& X% S, D" j( c: W* l' [' @1 R
void EMIFInit(void)
{
                //配置EMIFA相關复用引腳
                EMIFAPinMuxSetup();
               
                //配置數據總線16bit
                EMIFAAsyncDevDataBusWidthSelect(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2,        EMIFA_DATA_BUSWITTH_16BIT);
               
                //選擇 Normal 模式
                EMIFAAsyncDevOpModeSelect(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2, EMIFA_ASYNC_INTERFACE_NORMAL_MODE);
               
                //禁止 WAIT 引腳
                EMIFAExtendedWaitConfig(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2, EMIFA_EXTENDED_WAIT_DISABLE);
               
                //配置 W_SETUP/R_SETUP   W_STROBE/R_STROBE    W_HOLD/R_HOLD        TA 等參數
                EMIFAWaitTimingConfig(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2, EMIFA_ASYNC_WAITTIME_CONFIG(1, 2, 1, 1, 2, 1, 0 ));
}
: A1 t, }# s8 j! t

7 J- z3 z$ H0 ?

8 P" N* c6 N! I( U5 b

$ C( W8 P7 n- R# i( |. k( W
作者: Lewis    时间: 2016-8-10 09:19
建议你先检查D0管脚是不是烧了，正常情况下D0是有输出的。检查方法可以把D0配置为一个普通的GPIO,然后控制其输出一个方波，即可检查D0端口是否正常。
作者: hankwang    时间: 2016-8-10 14:05
您好, 很感謝你的回覆" z  Q, j, q$ I1 f
我使用你的方法, 把 EMIFA_D0 ~ D7 定義為 GP4[8] ~ GP[15], 所量測的波形 GP4[8]與其它GP4[9~ 15] 比對, 確實不太一樣.; C5 z# ?+ p0 t/ N, ?1 `/ M

, W5 n1 C' Z9 H  ~# B  \6 Q  {- y我有針對 EMIFA_D0 查過底板, 只經由 RN6_22R 串接到 LAN9221-ABZJ, 故意去除RN6_22R, 也是有相同問題!  , X  P6 M. l8 V2 |- N; ]' m

' k, Q* d8 ]- N0 l( K不知 EMIFA_D0 這腳位是否跟核心板 nand flash 或其它硬件有關? 8 }- Q; W1 C+ n9 ^, q
) f& ~8 q, c$ @6 U
在請您協助釐清, 謝謝~
作者: hankwang    时间: 2016-8-17 12:11
創龍工程師, 您好 :) Z1 E4 T- x  l) w
  使用 TL138 EthEVM-A2 開發板測試 EMIFA 功能, 改用單核(C6748)來測試GPIO4[8]~[15], GPIO[8] 也是有如上圖問題!!! % Y+ Q# S; M& u0 a
( l4 l: A  b, b) {! `, T" \8 Z
不知 EMIFA 異同步功能在 TL138 EthEVM-A2 開發板是否真能實現!? 或有其它高手能回應此狀況, 十分感謝~
作者: felix    时间: 2016-8-22 14:26
Hi hangwang
: W# y6 d7 g2 i+ G   建议进行如下操作，
) X  ^# t& A  w& V# D  请先将板子和FPGA的连接断开，排除连接方式和FPGA的影响，然后读写NandFLash,并观察在底板上D0的波形和其他D引脚的波形，看读和写的数据是否正确。3 p/ O1 M6 [! ^/ C' p' ^' P

% s3 _* r; n; u5 K* B
作者: hankwang    时间: 2016-9-12 10:30
Hi, Felix:
; U$ W9 ~+ c$ v' S8 N" k9 q1 ?  謝謝你的回覆, 上述的問題描述及GPIO測試, 因DSP初始化於 PIN ASSIGNE 已做內部 pull high, 所以其外部都處於空接的狀態, 直接用示波器及LA量測信號;
作者: sonicxd    时间: 2017-12-28 09:02
hankwang你好，我手上没有这块板，但我也有用9221在OMAP-L138平台上扩展网口，想跟你确认一下，你板子上的EMIFA地址线和9221的地址线的连接方式，是138的（A1~A7）依次连接至9221的（A1~A7）呢？还是138的（BA1，A0~A5）依次连接至9221的（A1~A7）呢？



欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4