嵌入式开发者社区
标题:
omapl138的dsp核进行UPP数据发送的时候,出现数据错位的情况
[打印本页]
作者:
鹰飞
时间:
2016-11-1 10:53
标题:
omapl138的dsp核进行UPP数据发送的时候,出现数据错位的情况
程序upp通讯部分是从demo中uPP_B_TO_A移植过来。
+ R/ R1 N) z' j; T3 p
/ Y$ R% y4 ~8 T8 X. W
1.linux系统下由arm控制dsp通过upp往fpga发送数据,程序运行过程中,开始upp数据传输接受正常。
& I1 r% e- ?! k5 a
" h: ~; r$ b' s' Y* ~
2.由arm控制dsp不停的启动,停止upp数据发送;在某一次发送时出现数据错位(通过fpga从数据总线抓取数据),然后fpga接受的数据都是错位的,重新加载dsp程序也无法恢复fpga接收正常数据,重启上电L138后再运行dsp程序upp的数据恢复正常。
$ e+ W, U5 F; }: p! V
) R9 _/ O# A y4 ]6 L2 m- f! ~
3.通过dlb寄存器进行BA回环发现错误的数据情况如下
(与通过fpga从数据总线抓取数据一致):发送缓冲的数据顺序是1~128,但是回环到A通道,收到的数据是64~127,0~63。在测试过程中仿真器查看到UPQD0-2的值跟正常时一样,发送区数据顺序正确(
在调试过程中查看寄存器及发送区地址,发送区是8字节对齐的,寄存器值没有发现异常) 。
经过一段时间的测试,发现不是数据错位,而是0-63的数据是上次发送的值,二64-127的数据是本次的值。每次错误的字节数不一致,有时是前面112个数据都是上次的,有时只有16个数据是上次,64是最多的情况。
8 _: U1 m4 t- O2 L
. A3 t6 v. P$ o7 ]5 }3 R. H
4.
upp发送数据是通过fpga给dsp的gpio发送周期40us的方波,但是dsp以40us的间隔在gpio中断处理程序中往fpga送1行512字节的数据;
& U! N1 r) D- j: h+ y- m$ }/ [8 ~
% v. C0 F2 A, f5 S
# @" w1 G& `; R' V9 s, r% }/ I
附:发送时钟设置为37.5M,传输为b通道16bit传输,实际测量upp发送的enable信号持续大概7us;中间fpga没送wait信号;UPTCR的发送设为64和256都试过,结果都会出现错位。
P/ _4 w8 p* r* `% b
部分定义如下
% @; i5 u3 q0 d: ~
#define upp_line_size (128)
3 B: y. _9 j7 J+ U/ w6 H
#define upp_line_count_s (1)
; ~ Z7 H5 @8 p, T$ g0 c2 U
#define upp_line_count_r (1)
( N; L. @7 p; q* U6 n4 l
#define upp_frame_size_s (upp_line_size * upp_line_count_s)
( p$ ]: ]. c( S5 B. E6 a* J
#define upp_frame_size_r (upp_line_size * upp_line_count_r)
Y: P0 w- g8 v+ z7 V7 F
#define upp_line_offset_s (upp_line_size)
* c" w2 S/ q! ^# y( K v
#define upp_line_offset_r (upp_line_size)
% G' }+ m, Z9 u" ]' r5 [6 q
6 W; t" S/ Q5 V- ^0 Z1 ` \
#pragma DATA_ALIGN(upp_buffer_s, 8)
$ g; v4 c U/ e" I6 [+ y; U) V
#pragma DATA_ALIGN(upp_buffer_r, 8)
( y' D# F, o! l: y8 E- a, ~, z2 y
volatile Uint32 upp_buffer_s[upp_frame_size_s];
; M, a% I+ {# \3 }5 R& ]( C- f" ?! E
volatile Uint32 upp_buffer_r[upp_frame_size_s];
/ s( b3 H0 @* O4 v/ w% D* Y+ o
( V. \4 @6 j! O q4 L D) v
请教:这可能是出现什么问题了。
' I' a9 ^; O! f. F9 J, C5 |7 i
( `2 Q) S' p1 H! w* n3 {
作者:
human
时间:
2016-11-1 21:54
可以参考OMAPL138光盘资料demo\syslink下的ad_console的例程
作者:
希望缄默
时间:
2016-11-2 11:32
DSP 端有没有用缓存?
! x" W) c4 Q; {! D( Z- w* Z
FPGA 端有没有用 FIFO?
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/)
Powered by Discuz! X3.4