嵌入式开发者社区

标题: omapl138的dsp核进行UPP数据发送的时候，出现数据错位的情况 [打印本页]
作者: 鹰飞    时间: 2016-11-1 10:53
标题: omapl138的dsp核进行UPP数据发送的时候，出现数据错位的情况
程序upp通讯部分是从demo中uPP_B_TO_A移植过来。9 |+ J) ^. Z) j  t  l8 O

5 O) b# b/ @5 I1.linux系统下由arm控制dsp通过upp往fpga发送数据，程序运行过程中，开始upp数据传输接受正常。
7 y+ c; K- U" r# k/ ~/ M1 M
/ ^: [0 E' L. u! @( ?) \2.由arm控制dsp不停的启动，停止upp数据发送；在某一次发送时出现数据错位（通过fpga从数据总线抓取数据），然后fpga接受的数据都是错位的，重新加载dsp程序也无法恢复fpga接收正常数据，重启上电L138后再运行dsp程序upp的数据恢复正常。4 {5 [" v: X2 ?! M

# m1 L. D) i6 Q9 Z2 N0 S3.通过dlb寄存器进行BA回环发现错误的数据情况如下（与通过fpga从数据总线抓取数据一致）：发送缓冲的数据顺序是1~128，但是回环到A通道，收到的数据是64~127,0~63。在测试过程中仿真器查看到UPQD0-2的值跟正常时一样，发送区数据顺序正确（在调试过程中查看寄存器及发送区地址，发送区是8字节对齐的，寄存器值没有发现异常） 。经过一段时间的测试，发现不是数据错位，而是0-63的数据是上次发送的值，二64-127的数据是本次的值。每次错误的字节数不一致，有时是前面112个数据都是上次的，有时只有16个数据是上次，64是最多的情况。& A7 {3 |# D% i, z5 N- x8 L9 _

. F  U6 _0 K" z9 g. _  Z4.upp发送数据是通过fpga给dsp的gpio发送周期40us的方波，但是dsp以40us的间隔在gpio中断处理程序中往fpga送1行512字节的数据；/ \$ v1 N2 E; S% n3 ^% k( X
1 e+ _& Q7 O' K6 v6 D2 t8 B, `

7 a& s" S* T0 M- U4 {" C附：发送时钟设置为37.5M，传输为b通道16bit传输，实际测量upp发送的enable信号持续大概7us；中间fpga没送wait信号；UPTCR的发送设为64和256都试过，结果都会出现错位。
% s3 p. h0 k$ j$ C: Y部分定义如下" c2 a" Y; [6 K1 D9 Y
#define upp_line_size        (128)
, k$ q5 z& g" G, }! I#define upp_line_count_s     (1)0 B* o: b6 b% L! b# k
#define upp_line_count_r     (1)' q. f- T" G2 s& x
#define upp_frame_size_s       (upp_line_size * upp_line_count_s)
8 m5 q5 o0 i6 Y) H- w6 M" u#define upp_frame_size_r       (upp_line_size * upp_line_count_r), c, U$ b% h& I4 j, ?( m2 O
#define upp_line_offset_s      (upp_line_size)
; Z& Z! Z6 I  x1 I#define upp_line_offset_r      (upp_line_size)8 k( Z7 q7 a9 ^+ d

3 [& ~: u4 n$ p7 q+ ]& P+ J#pragma DATA_ALIGN(upp_buffer_s, 8)
% K' `+ ^$ d: `2 P- q/ f#pragma DATA_ALIGN(upp_buffer_r, 8)+ X$ Y8 m6 c1 N/ b8 i+ Y
volatile Uint32 upp_buffer_s[upp_frame_size_s];
/ A' t* H5 K$ b4 i( t1 bvolatile Uint32 upp_buffer_r[upp_frame_size_s];
, J- r- w, g, T' v+ _2 _
* O9 U8 L$ e  L* T8 a/ I2 B5 G- z请教：这可能是出现什么问题了。
0 \" d- m! O, w7 X
7 c* T" W! i! {. G2 Q. j, ~
作者: human    时间: 2016-11-1 21:54
可以参考OMAPL138光盘资料demo\syslink下的ad_console的例程
作者: 希望缄默    时间: 2016-11-2 11:32
DSP 端有没有用缓存？
2 e7 O/ y3 i. pFPGA 端有没有用 FIFO？



欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4