嵌入式开发者社区

标题: 请问创龙的工程师，有用FPGA开发过AD7606驱动的么？ [打印本页]
作者: hanxiao123    时间: 2014-11-20 23:05
标题: 请问创龙的工程师，有用FPGA开发过AD7606驱动的么？
我现在用FPGA开发AD706的驱动，使用并行方式，如果不用frstdata信号，是否也能判断数据到来？我看到网上有人没用frstdata信号，而是两个转换间隔500us，不知道这样做对不对？另外我想知道，怎么计算输出一个数据占了多少个时钟周期？请赐教！谢谢3 X# F7 H3 a) l3 d
作者: Lewis    时间: 2014-11-22 13:11

% |5 ]/ G5 I, G& d
+ r3 O+ m1 n  s1 h, ~% g" V- ^, d2 i, \8 t, c; X4 p2 O" E+ m
1、不需要frstdata信号，可以忽略，判断数据到来是通过BUSY信号，检测到busy的下降沿后读数据(先要给ad7606的convst一个3 }4 B, X- @7 L8 W5 M& T3 @
信号启动转换）
& E& z% `* i2 g+ c! |$ f0 N2、500us足够ad7606完成一次转换，也是可以的，但通过检测BUSY信号可以更及时读到数据. n3 j9 v( E! ]1 R
3、用示波器量就可以知道一次转换用多长时间啊9 e. k5 s3 Z" F2 }4 u

8 o9 W) S3 n) g9 C% g/ ^* R# s9 [: h' P- y, R" N( O) p# Q! \
作者: Lewis    时间: 2014-11-22 13:14
[attach]103[/attach]
8 c0 \/ O1 t0 I6 c[attach]104[/attach]) \( V. c: Y6 X' Z: S8 |! X
1 s* s! {; x- H9 g! i
作者: hanxiao123    时间: 2014-11-24 10:32
标题: RE: 请问创龙的工程师，BUSY高电平时间太短，而且出现两个frstdata信号

: Y/ E/ A( J# {6 i8 ?1 \6 U. J8 A$ ^7 H1 A

5 J& ?$ m* w; D" x# d' s谢谢您的回答，我其实是用AD7609做的，但看到7609和7606从时序上是差不多的。现在遇到一个问题，BUSY高电平持续时间只有2us，frstdata在八个通道输出的时候却有两个，而且输出的都是无效数据？请高手指点，非常感谢
: `9 t% g0 m, ?5 G, b( V6 f! U/ o
作者: Lewis    时间: 2014-11-25 10:21
我觉得应该要先排除硬件问题，我看ad7606和ad7609的时序基本是一致的，可以先尝试用dsp去读，看能不能读到数据，使用ad7606例程，只需修改每次busy触发的中断读16次数据就可以。4 g( h. H; Q! {9 h




欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4