嵌入式开发者社区
标题:
请问创龙的工程师，有用FPGA开发过AD7606驱动的么？
[打印本页]
作者:
hanxiao123
时间:
2014-11-20 23:05
标题:
请问创龙的工程师，有用FPGA开发过AD7606驱动的么？
我现在用FPGA开发AD706的驱动，使用并行方式，如果不用frstdata信号，是否也能判断数据到来？我看到网上有人没用frstdata信号，而是两个转换间隔500us，不知道这样做对不对？另外我想知道，怎么计算输出一个数据占了多少个时钟周期？请赐教！谢谢
$ h- [7 |* z: e3 R3 W$ J
作者:
Lewis
时间:
2014-11-22 13:11
2 s0 [* ~# g0 k
* t6 A8 K0 d& m+ [3 t" J c3 B
o% J3 y i" z3 A( {: w
1、不需要frstdata信号，可以忽略，判断数据到来是通过BUSY信号，检测到busy的下降沿后读数据(先要给ad7606的convst一个
& k0 H* m+ Q+ |
信号启动转换）
" A0 M1 W5 C$ |1 v9 {
2、500us足够ad7606完成一次转换，也是可以的，但通过检测BUSY信号可以更及时读到数据
+ U0 r1 [) y6 V9 p7 N! b
3、用示波器量就可以知道一次转换用多长时间啊
K" B3 E% ]$ o# f- ?$ B- Y$ a S0 }
2 n- I# R1 E+ j/ O+ q" ]0 ~
e% J3 |7 q: y7 e! W J6 e% T8 s
作者:
Lewis
时间:
2014-11-22 13:14
[attach]103[/attach]
! |7 ~' \7 d; T
[attach]104[/attach]
$ [' e k! w0 e; K( Q( l- u1 H$ ^, o& s
, G! s# C3 m& @$ ]3 [ M
作者:
hanxiao123
时间:
2014-11-24 10:32
标题:
RE: 请问创龙的工程师，BUSY高电平时间太短，而且出现两个frstdata信号
7 G7 a( e7 g% C9 ^3 z$ B2 ]- u
! Y* k0 ^4 U4 g1 Y
5 z2 K9 f5 i0 A. V3 T0 `
谢谢您的回答，我其实是用AD7609做的，但看到7609和7606从时序上是差不多的。现在遇到一个问题，BUSY高电平持续时间只有2us，frstdata在八个通道输出的时候却有两个，而且输出的都是无效数据？请高手指点，非常感谢
) L$ [: T5 M& V# o: z* k& \
作者:
Lewis
时间:
2014-11-25 10:21
我觉得应该要先排除硬件问题，我看ad7606和ad7609的时序基本是一致的，可以先尝试用dsp去读，看能不能读到数据，使用ad7606例程，只需修改每次busy触发的中断读16次数据就可以。
( W8 ~3 z, b% q u
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/)
Powered by Discuz! X3.4