嵌入式开发者社区
标题:
omapl138 upp问题
[打印本页]
作者:
liangws
时间:
2017-4-5 12:09
标题:
omapl138 upp问题
问题描述：在138端采用你们的uPP_B_TO_A程序发送数据到FPGA端，FPGA接收数据到FIFO，然后从FIFO端发送給138的upp channel A，用示波器测试，channel A的data［0-7］都有数据，start、enable、clock（采用channel b的clk）都有信号；但是在138端始终没有读到状态寄存器eow被置位，这个可能是什么问题引起的？
# P: {1 ]$ ^0 x5 V3 A$ [
" @: h% t; O* ^ i
FPGA端发送仿真时序图如下（相应的管脚：UPP_CH1_CLK 、UPP_CH1_START、UPP_CH1_ENABLE、UPP_CH1_WAIT）：
7 `% C/ F/ ^; U7 j/ }" R
, d# o7 e& e: L
7 ?( T% c9 ^( c9 l" n1 P- \
麻烦看下fpga端发送时序是否有问题？
1 z- [2 k* g) ~2 I9 M- _ h8 q
8 E1 K% Q( ?0 |+ _" q/ y& }
作者:
liangws
时间:
2017-4-5 12:10
FPAG发送端时序图
/ J, v5 X3 ~6 U- h- ~: K2 U
作者:
human
时间:
2017-4-5 14:28
调试建议连续发送填满window，这样更好观察
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/)
Powered by Discuz! X3.4