嵌入式开发者社区

标题: 双核工作下，UPP不工作 [打印本页]
作者: tulipyyf    时间: 2015-1-29 09:38
标题: 双核工作下，UPP不工作
创龙工程师：
7 L+ `' \& s( R: K     你好，我是保定炜达电力的
! c8 I$ v9 p" R& I3 _     咨询问一个问题，我OMAPL138的DSP核部分已经用DSP仿真器调试通过了，使用SYSBIOS系统，UPP采集FPGA的数据，只使用UPP的A口，在初始化UPP时，修改了贵司的初始化文件（XDATA数据线因与LCD公用，所以修改）1 Z6 \! K7 r* y! \: L) E

6 g' W! L1 \  ?6 K( o! W0 nvoid UPPPinMuxSetup(void)1 J/ R  o7 ~+ |# L$ Q: g1 x& O/ m
{0 T3 p! O4 e; G6 ?, z
unsigned int savePinmux13 = 0;
& K+ i: B2 v3 K7 W unsigned int savePinmux14 = 0;
! M5 G3 x9 E9 r7 s/ a. b( g! i unsigned int savePinmux15 = 0;: h/ H  t, ^7 d; I" A7 I  R
unsigned int savePinmux16 = 0;
" A7 G, `* D: | unsigned int savePinmux17 = 0;
" `* g5 u6 _9 N. B unsigned int savePinmux18 = 0;, V; f8 _" |! K+ A* M0 ]2 ?
/* all pins (channel A, channel B, DATA, and XDATA)*/9 W  o; w8 w0 D" M4 }( l
savePinmux13 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(13)) & 0x0000FFFF);    //不要的输入F
+ l  F# Y1 Z7 v2 r, G5 p savePinmux14 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(14)) & 0x000000FF);  a" `- q, F6 r( A4 O& \. _8 O
savePinmux15 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(15)) & 0x00000000);/ m$ _( q4 O6 q6 Y7 K. ]% P5 g0 T
savePinmux16 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(16)) & 0xFFFFFF00);
/ T, c- {/ q( R9 k1 ?1 x8 t //savePinmux16 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(16)) & 0x00000000);  Z6 R$ f; V# ?( E9 {/ ?
//savePinmux17 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(17)) & 0x00000000);
8 Q4 D" o- t+ |$ l3 x //savePinmux18 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(18)) & 0xFF000000);  T$ D, a4 t# L2 b3 M( D
HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(13)) = (0x44440000 | savePinmux13);5 f. U+ o( [& l6 o- s/ t* x4 V
HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(14)) = (0x44444400 | savePinmux14);
' Q5 f* p; o& |: T% L; F& S HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(15)) = (0x44444444 | savePinmux15);
8 ~. s8 K4 j; B5 |6 M" Y HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(16)) = (0x00000044 | savePinmux16);# U' Q1 A& [- K' j' I6 ?8 p# W
//HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(16)) = (0x44444444 | savePinmux16);
. I! r% V# i( m$ Y0 W! F //HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(17)) = (0x44444444 | savePinmux17);6 _- C# R& ?( w. W( O8 s
//HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(18)) = (0x00444444 | savePinmux18);
, B  L. F9 C' ]  A3 v}+ [5 E4 |( o: L& R: b, d

9 K( @( R  `# {" v" l     现在我的问题是，我DSP核心独立仿真调试没有问题了，但是现在OMAPL138 linux系统启动后，再加载DSP核应用程序，居然UPP中断不工作了，不知道是为什么，是不是LINUX系统与DSP有冲突，麻烦指导看一下。 + |) @$ r( M( a* }5 B) X  |& j
* h" v2 e' O2 b. n
& z* A3 B% t) A0 K: z9 }" r% r
! M2 X1 k  A* l2 b8 {  C2 F
作者: tulipyyf    时间: 2015-1-29 09:57
补充说明一下：按照贵司说明独立调试的方法是：
5 C  J1 f9 _8 g' G4 c* t& J1）CCS连接ARM核心3 W+ [. i+ z( g& B8 Q
2）加载omapl138.gel后，初始化相关操作后，唤醒DSP核心
/ {4 \5 w1 x2 P9 H& M5 i3）连接DSP核，然后调试仿真  
2 h0 D' b2 H  f, q; T7 M( x" }# G  Z2 d2 r/ n9 ?9 h8 M: ~9 s
初步联合调试，按照贵司方法如下：
6 m# c3 ~( j3 y' i3 _1）启动OMAPL138  linux系统
3 p" H1 _, F( P! \* L# Y) q9 C# e2）进入系统后6 M" z) V5 [1 C( \
insmod /lib/modules/3.3.0/kernel/drivers/dsp/syslink.ko TRACE=1 TRACEFAILURE=1
/ _: U( b& S9 `( c' |% t/ C% Y5 z! O% d3）然后再次连接CCS ，连接DSP核心) ^/ O6 x+ y. f4 X0 K! H
再次在线仿真，就发现UPP不工作了，其他功能仿真正常。2 m' i) W; d7 p
& M& x) l3 X* [) n7 }
8 [; E/ e' |2 O$ N
作者: tulipyyf    时间: 2015-1-29 09:58
再次补充说明 LINUX启动时已经如下设置，DDR不应该有冲突
1 a9 t3 [" b) Q! K1 n! E- isetenv bootargs console=ttyS2,115200n8 root=/dev/mmcblk0p2 rw rootfstype=ext3 mem=32M@0xc0000000 mem=64M@0xc40000000 b8 T4 M2 O; N3 K6 z3 V
作者: tulipyyf    时间: 2015-1-29 17:14
问题解决了，原来内核文件要用旧的
6 B# o& L- x) b! a$ N* Q
作者: 8225621    时间: 2015-7-31 12:13
tulipyyf 发表于 2015-1-29 17:14( J3 j  P. W' l# n: J' i
问题解决了，原来内核文件要用旧的
, N4 f+ F$ C2 ^' ]- t1 x4 k: S
不好意思，打扰了，我现在所遇到的问题和你一模一样，看了你的回复说；内核文件要用旧的，不知道什么意思。麻烦告知下，谢谢
作者: tulipyyf    时间: 2015-8-4 08:27
当时应该最后是因为内存使用一致性问题导致的~~~你可以查看一下内存使用一致性文档~~~: n1 J; s& `+ s$ V
“TI C64x+ DSP CACHE一致性分析与维护”那篇文献写的很清楚
作者: 8225621    时间: 2015-8-7 14:42
tulipyyf 发表于 2015-8-4 08:27  \! {: M$ H: _: ]! _
当时应该最后是因为内存使用一致性问题导致的~~~你可以查看一下内存使用一致性文档~~~
+ x2 Q4 D; }) F“TI C64x+ DSP CACH ...

4 f  n3 W9 u! W1 W3 v; N! ^我看了下，好像没有使用缓存，应该跟一致性 没有关系吧。
作者: tulipyyf    时间: 2015-8-7 16:38
我当时是upp定时从FPGA中读取数据，upp存储的数据直接放到DDR上，所以DDR上是存在一致性问题的~~
作者: tulipyyf    时间: 2015-8-7 16:38
DDR存储使用的是缓存~~~
作者: 8225621    时间: 2015-8-9 16:54
tulipyyf 发表于 2015-8-7 16:388 L; y% W8 f3 B) F& Y3 m# r2 `
DDR存储使用的是缓存~~~

4 C- p3 t  Q' V: Y( i0 u6 m哦，但我还是想知道你是具体怎么解决的。对于内核文件要用旧的一直不理解。
作者: tulipyyf    时间: 2015-8-11 10:13
本帖最后由 tulipyyf 于 2015-8-11 10:15 编辑
7 P4 T$ b7 a2 k
& _9 s. z: n% u& h$ [内核文件不用后来证明不用旧的~~~+ h; c5 i' j, q3 p8 B( i
实际上我就是在创龙的样板上进行了修改- ^' M% E: Q5 c9 S* W
主要改动 1 移植到SYSBIOS中运行8 o5 z# v2 d( M; F( n/ Z, c" T
               2 因需要时刻储存，所以FPGA发送一次下降沿脉冲，DSP核心中断收到后，执行一次完整的UPP重载，只是重载时，需要把DDR存储接收地址更新，然后开始接收UPP数据* w0 S+ {; n% K4 J' D# H# \4 L
               3 重载之前，需要 CacheWBInvAll();                        //更新cache
) X4 n8 I" U# l
' C" h% S, z4 N希望能帮助你  



欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4