嵌入式开发者社区

标题: 双核工作下，UPP不工作 [打印本页]
作者: tulipyyf    时间: 2015-1-29 09:38
标题: 双核工作下，UPP不工作
创龙工程师：
6 H1 G0 h- l8 f     你好，我是保定炜达电力的
5 n. c! B7 {" [& r6 R# Q  q     咨询问一个问题，我OMAPL138的DSP核部分已经用DSP仿真器调试通过了，使用SYSBIOS系统，UPP采集FPGA的数据，只使用UPP的A口，在初始化UPP时，修改了贵司的初始化文件（XDATA数据线因与LCD公用，所以修改）
6 s( a4 y0 I' ]1 j; ~' W6 N% j0 R2 v4 O( S1 K5 r/ I$ `4 g* U
void UPPPinMuxSetup(void)
/ e% ]" S- H9 a{5 P" Z  H* u3 N# j
unsigned int savePinmux13 = 0;
! ~, J7 ~- h2 r9 Z+ x8 m/ s9 z( [ unsigned int savePinmux14 = 0;4 n( ^+ |* C0 h# f8 J
unsigned int savePinmux15 = 0;: d; [4 T9 N$ \& ^( a* `0 z/ V8 a
unsigned int savePinmux16 = 0;
  s! d: |7 w8 n/ e" A7 s$ P' M unsigned int savePinmux17 = 0;; l" d$ s0 @6 }- P# m
unsigned int savePinmux18 = 0;7 v  `- C" s$ p2 s$ R) L: Q
/* all pins (channel A, channel B, DATA, and XDATA)*/
6 V' ^; b' m& s savePinmux13 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(13)) & 0x0000FFFF);    //不要的输入F2 @+ U2 F, n1 J2 @& T/ f
savePinmux14 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(14)) & 0x000000FF);' m; f' F; c% R( G7 w$ `
savePinmux15 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(15)) & 0x00000000);. \" I4 q1 U5 B" n& T4 y
savePinmux16 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(16)) & 0xFFFFFF00);1 E! N$ _) Q3 X% ~7 `
//savePinmux16 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(16)) & 0x00000000);2 A9 \6 ^2 [, A9 D
//savePinmux17 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(17)) & 0x00000000);
9 v- p) F4 b; Q- E& _- b' ~# T //savePinmux18 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(18)) & 0xFF000000);3 K0 G. f0 A3 g- l& L, q4 i
HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(13)) = (0x44440000 | savePinmux13);
. N; }! O; ^- ^( p HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(14)) = (0x44444400 | savePinmux14);+ Z3 A4 f5 b" y! X' C- @6 X
HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(15)) = (0x44444444 | savePinmux15);( D% i% X3 Z5 p6 e% U# _
HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(16)) = (0x00000044 | savePinmux16);" c( s3 p5 }$ w0 j0 t8 t* ~$ I% V
//HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(16)) = (0x44444444 | savePinmux16);- W/ G, R: D" C2 {: P2 z
//HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(17)) = (0x44444444 | savePinmux17);
" c- `4 _% Z8 n* y //HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(18)) = (0x00444444 | savePinmux18);
8 s! ^4 r6 B, X3 L# z4 Y: ~7 w}. z7 q. t" y% C# l

2 x/ }/ t5 U* w) a3 x  _# |     现在我的问题是，我DSP核心独立仿真调试没有问题了，但是现在OMAPL138 linux系统启动后，再加载DSP核应用程序，居然UPP中断不工作了，不知道是为什么，是不是LINUX系统与DSP有冲突，麻烦指导看一下。
5 L4 `+ B/ U/ @; X& V0 z
# N# @/ g$ t" L
0 A( b# Z1 B& G0 Z/ X4 S9 _; `
' p7 f9 c/ x" L8 Q1 a3 p* @7 o9 w) ]
作者: tulipyyf    时间: 2015-1-29 09:57
补充说明一下：按照贵司说明独立调试的方法是：6 o* Y( U' z" L9 C; t" m, A3 i, W
1）CCS连接ARM核心6 K$ e' F  P' X$ C9 B3 g6 ]" m
2）加载omapl138.gel后，初始化相关操作后，唤醒DSP核心. D5 q8 Z% @8 q+ G2 y
3）连接DSP核，然后调试仿真  
) p3 {$ G7 q' T+ e3 G2 `" v8 S& r3 b; u2 h6 o1 m/ c1 ]
初步联合调试，按照贵司方法如下：
7 K* f5 t" T2 h: b/ c" A1）启动OMAPL138  linux系统/ v' d* |) E. I+ I
2）进入系统后
0 a) y7 ?0 [/ q" v( Ninsmod /lib/modules/3.3.0/kernel/drivers/dsp/syslink.ko TRACE=1 TRACEFAILURE=1+ b1 x. u# C8 A. E9 [: k
3）然后再次连接CCS ，连接DSP核心
) B- W# s+ ]* \! i$ f: v3 x再次在线仿真，就发现UPP不工作了，其他功能仿真正常。
) m" q4 m+ A  |4 ?9 l! H& l( f. M, v; n( d1 I2 X' o7 J+ ]
/ I- W* o  s9 D5 M$ U/ S
作者: tulipyyf    时间: 2015-1-29 09:58
再次补充说明 LINUX启动时已经如下设置，DDR不应该有冲突0 [# _$ i* F1 V7 S( q. z
setenv bootargs console=ttyS2,115200n8 root=/dev/mmcblk0p2 rw rootfstype=ext3 mem=32M@0xc0000000 mem=64M@0xc4000000  {$ J' ?" ?) r, Z0 d
作者: tulipyyf    时间: 2015-1-29 17:14
问题解决了，原来内核文件要用旧的& s, d7 j2 n& g# T; T1 w, p& C: m: p
作者: 8225621    时间: 2015-7-31 12:13
tulipyyf 发表于 2015-1-29 17:14
1 |) {1 Z1 p# `, g( U# X' G问题解决了，原来内核文件要用旧的
$ O! j. x  b7 b' A; K
不好意思，打扰了，我现在所遇到的问题和你一模一样，看了你的回复说；内核文件要用旧的，不知道什么意思。麻烦告知下，谢谢
作者: tulipyyf    时间: 2015-8-4 08:27
当时应该最后是因为内存使用一致性问题导致的~~~你可以查看一下内存使用一致性文档~~~, R+ o" `) O* Q: \" n  {0 R5 D
“TI C64x+ DSP CACHE一致性分析与维护”那篇文献写的很清楚
作者: 8225621    时间: 2015-8-7 14:42
tulipyyf 发表于 2015-8-4 08:27
' d7 k; @% z$ ^+ w+ E+ F  f3 h当时应该最后是因为内存使用一致性问题导致的~~~你可以查看一下内存使用一致性文档~~~) j  T; R0 E& F2 l3 N' C3 o% a! r# u
“TI C64x+ DSP CACH ...

6 E4 W! Z; L/ O5 G7 \我看了下，好像没有使用缓存，应该跟一致性 没有关系吧。
作者: tulipyyf    时间: 2015-8-7 16:38
我当时是upp定时从FPGA中读取数据，upp存储的数据直接放到DDR上，所以DDR上是存在一致性问题的~~
作者: tulipyyf    时间: 2015-8-7 16:38
DDR存储使用的是缓存~~~
作者: 8225621    时间: 2015-8-9 16:54
tulipyyf 发表于 2015-8-7 16:38
2 f9 V4 Z& S5 d8 Y( d+ ~: R+ DDDR存储使用的是缓存~~~

) }  R' o& r' K( x! J  |- J哦，但我还是想知道你是具体怎么解决的。对于内核文件要用旧的一直不理解。
作者: tulipyyf    时间: 2015-8-11 10:13
本帖最后由 tulipyyf 于 2015-8-11 10:15 编辑 ( m2 g& y; {8 M0 z
6 V& k9 d0 P2 W5 n  F+ R
内核文件不用后来证明不用旧的~~~# K5 a% j3 w6 M) }/ v3 m2 t
实际上我就是在创龙的样板上进行了修改8 r/ T+ M/ [# e0 ^1 E! s
主要改动 1 移植到SYSBIOS中运行9 D+ n' _( L0 J' l4 P: v* @
               2 因需要时刻储存，所以FPGA发送一次下降沿脉冲，DSP核心中断收到后，执行一次完整的UPP重载，只是重载时，需要把DDR存储接收地址更新，然后开始接收UPP数据
- J3 Q' [2 f5 t8 D               3 重载之前，需要 CacheWBInvAll();                        //更新cache
8 C( L$ v* A1 j8 a9 f3 P/ ~
8 {' U: o5 x! Q8 W! [( G: i( g希望能帮助你  



欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4