嵌入式开发者社区
标题: MCASP自环配置。 [打印本页]
作者: wapdasta 时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,1 \* Y4 B. z% P# c% a( W0 g4 u
input mcasp_ahclkx,7 ?( p; w/ K' d$ O/ }5 U
input mcasp_aclkx,$ u9 j/ Y4 T; ?2 ~* R7 P
input axr0,
% `. \4 p( |5 K- D* U; c" w, g% C' k$ [: J; E0 |2 T4 S. Q' m2 r$ ~
output mcasp_afsr,! ^* ^" w' J/ U: r
output mcasp_ahclkr,1 G1 V- \ D" Q8 S
output mcasp_aclkr,
4 p; f! ] |0 Y1 F4 Boutput axr1,! [. h7 ^+ O% R# \, p
assign mcasp_afsr = mcasp_afsx;' |) q" Y1 \3 ~* I8 t
assign mcasp_aclkr = mcasp_aclkx;/ e8 i9 J. c7 w$ W& O4 u: k
assign mcasp_ahclkr = mcasp_ahclkx;
5 G4 s9 D5 f {0 a0 d4 `& ^7 k1 R$ Uassign axr1 = axr0;
6 u, `; E0 F# i
5 r, m4 ~6 A7 \3 X+ \3 `
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
( G/ m# P# N, \1 D
static void McASPI2SConfigure(void)* z0 v! c1 ]$ `3 G8 l0 X
{/ ]# i6 ] i! s9 C1 \1 H ^8 Q, M5 b) |
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
; p" l- U7 a( a% u% vMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
]( x5 {, P6 o" AMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
: }9 y+ u& h9 u* L+ p1 O/ v+ NMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
4 X0 a# n% C' g, p5 ~8 wMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' b( I) B9 ~1 f# z- m3 A+ g, UMCASP_RX_MODE_DMA);( N* N& B7 V2 N( O- J6 F
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
/ B/ D2 ]+ A2 p k/ y/ \" s aMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */3 x( G# X2 \7 W @' Q' B
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' _$ X! t9 t" l0 S6 C. iMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
: p, c% ^2 h4 b1 ]9 I8 c3 ?( w9 hMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 3 r; u8 V/ e( M
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */' X4 f5 j6 W' F7 O
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);6 y/ k* q! L( O# @. \0 `
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
4 `0 B$ ]; G8 h9 l$ BMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
7 Z Y! f- s9 w* E. V0x00, 0xFF);
/* configure the clock for transmitter */
0 j0 [) p* b. V9 ]4 D, |8 B6 DMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
+ a/ j5 x. p. F5 e4 s3 uMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
; \) [' \& d5 E& y' wMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,& A% u; q: w# }& P/ w* L8 U
0x00, 0xFF);9 |1 z+ u6 c% r; C
! N# u, u2 i( `8 D( a/* Enable synchronization of RX and TX sections */ : y! b7 S3 T1 t- y8 t
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */3 n1 @* j1 s* [8 j+ Q
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
7 s1 J% }% @) p* m. a/ RMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
C: N1 C. Q' p** Set the serializers, Currently only one serializer is set as: f4 G0 d& u2 v& X' ~
** transmitter and one serializer as receiver.
$ m' I) N$ l6 f1 R# F*/7 o6 [' N% U" P0 B! S+ a" [
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
~: z. O* ?7 q# F3 l$ wMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/** s! e8 p0 |# x8 B" K
** Configure the McASP pins 1 f- @7 w& ^- L- C; w
** Input - Frame Sync, Clock and Serializer Rx
4 |9 O- M/ V1 G$ ?) O** Output - Serializer Tx is connected to the input of the codec 9 X+ L. `% V; ?! d& c
*/
/ |2 X# a5 s/ dMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);6 d& c0 i7 F" h
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));5 o* Y X9 H1 b4 s( j$ |0 z
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
( {# W" D! g* U7 b4 m" [| MCASP_PIN_ACLKX
2 l/ c% e$ a" S2 T8 ]- Q1 R| MCASP_PIN_AHCLKX* B1 `2 w; _" y$ L
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
8 G+ t4 Q- J3 @! pMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
. o8 V" I# O9 }# U8 }$ ^| MCASP_TX_CLKFAIL
0 u4 l' v$ t1 i7 ]' a| MCASP_TX_SYNCERROR0 R r6 H. N' j3 V
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
2 U3 Q( K; G+ d9 \) @| MCASP_RX_CLKFAIL0 R+ Q$ q5 G' H$ Y' W
| MCASP_RX_SYNCERROR
1 |/ p) p5 |$ C; |5 i| MCASP_RX_OVERRUN);4 ~9 k; M$ q1 `- y8 R
}
static void I2SDataTxRxActivate(void)7 I8 T" @5 x5 u4 C
{6 W, ^( B2 ]( {" b; x9 h
/* Start the clocks */
3 {5 x2 w% x3 W7 sMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
5 d0 T6 v2 Y" B5 ]7 a& j* [5 w; gMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
7 L9 T8 y f+ S/ p+ t: F7 mEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,$ P$ N' ^& a: R n r5 k; i
EDMA3_TRIG_MODE_EVENT);
& r, [# ^7 {7 u# ^+ V* c( U. `7 dEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: C3 |) Z7 c* ^# J+ ?* vEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */# v5 _) }% e, Z
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);8 Y n- j0 \1 x6 ^
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero *// G$ C# k6 ~8 g2 G ?3 o
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */* v; l1 S( q2 F" g2 w! F0 ?. M
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
5 H7 d" Q5 c% YMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);; t+ P6 `6 [# P- d
}
7 n9 P @6 Y* m4 Q+ o$ V) F
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
, t# Q2 Z ?0 V
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) |
Powered by Discuz! X3.4 |