嵌入式开发者社区
标题: MCASP自环配置。 [打印本页]
作者: wapdasta 时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,1 i" b3 F7 ~: x% S2 U! J! M8 q+ r
input mcasp_ahclkx,
1 E/ n3 E8 [( e5 c( n5 q" H* Ainput mcasp_aclkx,8 n: ^2 c7 k: m, d0 T$ p
input axr0,
8 Z1 T" N0 X7 B: W& _; @5 g! w* P4 R# X5 i
output mcasp_afsr,
9 c5 R; X1 S+ W7 ?' j+ x# ~output mcasp_ahclkr,
9 E% u/ C) E% ~- m# \output mcasp_aclkr,7 C( G6 Z% z( n; c, L
output axr1,
2 c* l# k: f& a1 a1 w8 C3 I
assign mcasp_afsr = mcasp_afsx;
& w6 U0 S3 Y7 n* Q$ N0 o: s _assign mcasp_aclkr = mcasp_aclkx;
4 c, f8 E" E5 I& f3 l: W" A) l; jassign mcasp_ahclkr = mcasp_ahclkx;
O6 ~/ Y5 g; E# f" J. eassign axr1 = axr0;
9 @; Z; S" G2 V2 ?7 ^" q
# ^7 t, \1 P6 ?$ _; U: e2 B在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
# _5 M& G: O- ?: Dstatic void McASPI2SConfigure(void)
: |5 Q- `; G3 }4 Y{: {+ h# O9 Y/ n0 V6 K- w
McASPRxReset(SOC_MCASP_0_CTRL_REGS);1 [* ^( n0 X8 U* ~& f$ \: n
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
6 o. N0 Y5 a) ~McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
( ]: j( h, K% ]$ T" h2 L" XMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */0 \3 m# m- Y5 q" u) f8 u
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,1 r" {" C! o1 _/ D
MCASP_RX_MODE_DMA);
- I3 `2 Y. O% L. G3 ~. jMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE, U- T/ g) S2 ?. ]
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */, I0 ?. z# D' E9 o: u; i3 P2 l: y
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
t7 o6 n' L& l2 X! WMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
0 \( ?& I' q% f% r+ BMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 Y5 S2 P+ Y [; o. ~5 k1 XMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
: ?7 @1 Y0 r1 u" i: zMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);" R6 W9 }9 y6 f* m& B% Z3 n
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); $ E* P5 ]' |# a' _0 H0 ~$ [5 V+ K
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
; T) R) d1 E4 ~' F7 ]0x00, 0xFF);
/* configure the clock for transmitter */" K8 {8 R7 G$ ~0 C5 A) F
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
5 e J4 }5 R4 T( fMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ' m" V1 R' |' Y, f: k8 Z5 c
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,+ D( h$ u! w0 k, m7 J
0x00, 0xFF);
6 J+ F" _: B+ v/ r' W6 F9 N
6 G( N c: K* v9 i3 F6 Z/* Enable synchronization of RX and TX sections */
2 G) t$ w3 d1 y; P Y- qMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */$ A; x( k, J! R$ V; X
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);: Y6 ?' e9 ?- x
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*3 z3 J9 Y+ S Y8 h
** Set the serializers, Currently only one serializer is set as% ?5 {( t- D& M# p2 z9 }1 [9 K {7 r1 b; q
** transmitter and one serializer as receiver.
# I2 c, A8 E" A ]0 A" ~*/
% K/ E, R# Y N: {McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);7 I9 w- W" P7 R" M' X% N3 f6 d
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
* A1 w5 _. d! t8 O% _** Configure the McASP pins
0 x& a/ W$ O2 Q* N3 L( f2 h** Input - Frame Sync, Clock and Serializer Rx) H* V# Z9 p0 \: W5 I$ ?/ H
** Output - Serializer Tx is connected to the input of the codec 2 Z& i3 j5 d) ^ s& x
*/
" c" p- R0 q7 Y0 e" S! P/ I% h( ZMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);- z6 P2 C6 m$ F; ?
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
0 n8 n" s* T- O6 M$ `McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
& X t) `) y6 E D+ X0 s| MCASP_PIN_ACLKX
8 z0 |2 K L, l- F8 p( Y7 F: b" I| MCASP_PIN_AHCLKX
$ b: H, W2 z8 Z: X| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
3 U6 k D* o' H% t" iMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
, o# v/ f% X9 ^# e2 P4 `| MCASP_TX_CLKFAIL
" U1 X$ D" r4 V) Q9 O! ?/ d| MCASP_TX_SYNCERROR7 [1 I& {2 @3 F. l i. g% U3 {
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: F- B7 F2 p; j) ^| MCASP_RX_CLKFAIL
) f7 j4 x5 [2 M7 {# O| MCASP_RX_SYNCERROR , g1 V- k" n9 H2 S3 u- j% \
| MCASP_RX_OVERRUN);
. H2 Y5 g" Z# ^. o! y}
static void I2SDataTxRxActivate(void)
; B; x% b C/ g/ _( y' T* ]$ x& s{3 k8 ]; h& }4 B# U% n! f
/* Start the clocks */
: K) w7 e, j/ j& O( E$ s2 r! T0 r8 P6 iMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
0 X9 V0 T- L' F M8 \% zMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
8 _2 L) e5 p5 q4 p5 }5 \0 XEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,, F2 a3 s% \, T& v
EDMA3_TRIG_MODE_EVENT);
- h* c- t% S. }7 x! w: W( JEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
) p- z2 K# V7 B: J1 DEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
: B) R2 W4 _& E4 kMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);' a& i7 A1 [* `5 ?1 j! [2 j
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */) n( C; e! l/ `# x2 ?
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
- v; h* p8 \) nMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
$ e% F& r1 w7 G9 j+ h" ^' XMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
V% M( B' @$ i r}
$ O5 y* F* r4 i4 k请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
; g: w: b- H, f- _8 A% |0 K$ ^
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) |
Powered by Discuz! X3.4 |