嵌入式开发者社区

标题: MCASP自环配置。 [打印本页]

作者: wapdasta    时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,% V1 m* e3 V0 U* A+ j8 E; h7 p
input mcasp_ahclkx,! U6 p( Y$ w7 P5 i8 A2 C6 c
input mcasp_aclkx,
* D3 F' n7 s5 N  `5 `4 ?$ I6 Zinput axr0,* [0 R6 y  O/ r" y+ L5 g

( z3 u) ?' A: y1 s' Q0 v# |output mcasp_afsr,
+ b$ E; V) S/ {; C  soutput mcasp_ahclkr,4 W" f2 K8 ]9 V: l9 j- I
output mcasp_aclkr,
. D- i. l& G* G1 w; A% z" Toutput axr1,; b% L. F+ R. U  x8 v
assign mcasp_afsr = mcasp_afsx;# O$ f, q$ k& K  O( e
assign mcasp_aclkr = mcasp_aclkx;7 V/ |  _3 d% z' o+ ~, ^: }7 @, c. m
assign mcasp_ahclkr = mcasp_ahclkx;6 d8 k: N4 s4 ~8 O' p+ A0 H
assign axr1 = axr0;
, A) Q/ A" U  N
5 Q* }8 j5 v* G3 @0 `- `+ X& R" _
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

3 u& H2 z$ ~( U" E1 F5 v) i* O
static void McASPI2SConfigure(void)0 ^6 L, \) n4 V3 `" R1 e- M
{
  Z5 B+ {9 v( `+ J$ m6 p4 _5 hMcASPRxReset(SOC_MCASP_0_CTRL_REGS);' W& N! ^$ E& Y4 m8 @8 r$ \
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */1 ]$ S: j1 d' U7 l2 z. d( D
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);: L0 y$ _  X8 V( R9 u
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */0 v. E# R3 ]" }4 @% W
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 _- M# L9 u5 Q0 n  U& ?  QMCASP_RX_MODE_DMA);: Q2 f2 q5 X: b0 @
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 g' a2 a0 R2 zMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */1 x+ Q# Z+ Z6 O* J8 H. k
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, , f" Q6 l2 `5 l0 n/ L& f5 z
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);% ?& x5 \+ }- M' D4 U; u1 Z; T1 m
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
) o4 n! r: M4 GMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
$ M: ~& Q2 c( l+ UMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);& ~: j, R: c+ y2 T6 ?- ^* P: c
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);   K( c" @2 d3 r, f5 N
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,* I. j( i: W+ X2 [
0x00, 0xFF);
/* configure the clock for transmitter */4 V3 H3 a* ?* \- M# x0 B
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
# x( L0 O! C8 q$ CMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
! F+ Z) I1 ?* d$ p9 RMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,6 ~3 L# Z% E: N! {0 F1 M
0x00, 0xFF);' D  a% p" J6 u# E/ g( e8 l6 X
3 C: w) }* n, S% u
/* Enable synchronization of RX and TX sections */ % J5 ^/ f* z, D$ |
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */2 i# `" n, R2 k
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
) D4 c% b& t6 i* ]McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*# b& j1 T* m% P. t2 e: ~
** Set the serializers, Currently only one serializer is set as
' r. m5 r! k( O** transmitter and one serializer as receiver.
/ g, E9 N- r- h*/
% D$ s0 Q& P: @/ N& gMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);4 j7 f1 X* c+ c% b8 T& ^  a
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*% |3 A' g7 P4 y1 E- Z' i* X
** Configure the McASP pins
0 D4 _9 s9 W! {' }** Input - Frame Sync, Clock and Serializer Rx
1 o8 N* Q5 t. ^  S# P** Output - Serializer Tx is connected to the input of the codec 6 h3 Z& J; n- @, l+ k
*/' k  k$ O) Q% v7 x
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 c& t; J; n' s: y4 ?. s  iMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));' J1 D( W, n: G( \$ m  H
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX9 h( m+ {- V, }! ^( @
| MCASP_PIN_ACLKX" T& r' I. d% O1 r7 x6 ^1 a
| MCASP_PIN_AHCLKX: R3 e  @- p. f5 R
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */; _4 v; E  z+ ]0 O2 z# o0 h
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
8 g3 }3 ~$ r# S| MCASP_TX_CLKFAIL
* ]2 p6 w) v5 \  [7 U' R| MCASP_TX_SYNCERROR/ [; C' x; M2 Q5 H: ^: d
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
( \: o4 a5 @1 L( [4 V| MCASP_RX_CLKFAIL
- P  x3 y0 w0 q: F( {" Y' w# S. U| MCASP_RX_SYNCERROR # L0 N. `6 ?3 S" R0 B
| MCASP_RX_OVERRUN);& y9 q. {9 v3 X; W" L- y: s! W! z. \
}
static void I2SDataTxRxActivate(void)
' K# Z" M& z; B/ x! L{3 D1 Z$ e2 N, K& X
/* Start the clocks */
5 D) ~6 j. [- V9 kMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
+ f% t: E' U3 V( j& v) XMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */# I0 S* b6 t# a, G7 P+ y* Y
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
2 O3 i2 C6 [9 c% [3 _- k0 W& VEDMA3_TRIG_MODE_EVENT);6 O1 [8 q" K$ m. E/ D6 p
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 3 }9 I! d8 V. X7 y
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
. M0 d9 r& M, W% C- \McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);" ^' ^1 x; {$ Y$ C3 _$ \
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
8 H: t; B# }. @2 i! _6 K7 c+ Zwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
7 L  y0 W" e2 r) Y* j5 x5 UMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
; ~  Z( @5 j7 g0 l3 GMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);9 E0 ^' q4 b3 o! v$ [# g0 g( w
}

4 }' K- ]. a+ ~: b1 M4 H0 H
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

  O0 }) h+ n! N! t




欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4