嵌入式开发者社区

标题: MCASP自环配置。 [打印本页]

作者: wapdasta    时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
9 Z5 V5 ?% {# a) J; \% Tinput mcasp_ahclkx,
* m' y7 x$ p0 z  s/ x$ Linput mcasp_aclkx,$ D7 i2 \7 C# a# L! Z( [* S
input axr0,
8 c, ~, a# U# |, ~) H. E1 U. y9 ?$ D7 x+ F
output mcasp_afsr,8 H6 g! ]4 w$ @% A$ s2 D
output mcasp_ahclkr,
) f2 C' \$ t. ]9 ?- H; koutput mcasp_aclkr,' N; W* a0 m* S; `$ c. H, s
output axr1,$ ^( i0 P. l4 R% y/ }
assign mcasp_afsr = mcasp_afsx;
( W1 E/ T* H+ a2 r9 a% s0 |% Hassign mcasp_aclkr = mcasp_aclkx;
2 R* c$ Y9 O, B/ l1 m' tassign mcasp_ahclkr = mcasp_ahclkx;
, e. N1 I& J6 Z& hassign axr1 = axr0;

# K; d. ~! [% s# [+ N! {6 Y6 u& V2 r6 n
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

. Y' f5 C; S7 h& y& Y
static void McASPI2SConfigure(void)7 }; {5 n2 S" ^" H0 c# P
{( n0 ?& J6 m$ u( Z
McASPRxReset(SOC_MCASP_0_CTRL_REGS);+ A5 V2 P/ y8 o& Z6 n! h" t1 ?
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
9 [" n& L- U! ^" s7 ZMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
1 ^" p) c" H" G+ h: yMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
. Z* F: X; d/ l2 u" nMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,% f) {# k1 v9 k& ]1 `
MCASP_RX_MODE_DMA);8 [" G6 p0 u& h6 w% I% f" W
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,6 t& w& z: L/ j4 v* g
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */8 w4 N1 t" i4 s$ `+ f/ `$ o# w
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ; G/ R+ L7 V& q* h* Q
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
3 d$ t& D! ^1 F* U5 TMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
* ^- v4 i. d) R! `0 WMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
- I9 e4 F* j" c* L& k, HMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* B; i* @/ ?$ M( iMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 9 L5 l: Y0 n9 C9 @! `& E  b
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,$ r8 k2 H$ h) s
0x00, 0xFF);
/* configure the clock for transmitter */
8 n+ `; b) K% K$ a' ^8 ^McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);' K) |9 I4 o0 G
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
8 Z  v- r2 M. ]9 t$ bMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,  o; k+ [  n1 J6 `5 {
0x00, 0xFF);1 {9 K  ~6 K7 i, K0 ]5 [% |6 N5 r

1 `8 {/ Q7 r& w/ j/* Enable synchronization of RX and TX sections */ 4 n$ {" x% {+ V" N+ V" t
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */0 B' c$ j& z# b. g# P: w. q5 `; L" [
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
3 H# `8 Q. L+ ]" Q* ^" |, ~McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*1 U, Q; Y3 s6 W; a8 E* N& `3 A
** Set the serializers, Currently only one serializer is set as# H# J) t4 C0 a# V
** transmitter and one serializer as receiver.
  ]. a( K4 H$ v, ^! N# |& g5 c*/8 U7 P7 ?6 \( s+ }' S
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
2 q9 _/ l0 G0 s# o' ~- g3 J7 gMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
7 }% l! {2 T& z** Configure the McASP pins
: t: h2 J0 [7 a* B) E) h7 C; W** Input - Frame Sync, Clock and Serializer Rx
; @& a4 B; U% O: A& ^' S** Output - Serializer Tx is connected to the input of the codec
6 ]( H6 I/ P# o9 E8 G*/1 ?$ R/ r" o3 Z: u( \6 \9 \! ?# ?  A# v# A
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
6 u* T$ y5 |" e$ `/ M! s+ bMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* R9 r, J6 b! g; I* ^: H* [5 S: YMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX3 e+ f  D5 i& v, D' P
| MCASP_PIN_ACLKX. ?% h4 w1 @, v1 e: z
| MCASP_PIN_AHCLKX
$ v3 V0 g8 x: n7 m| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */* H& }# D& @; r. s; B. e! G0 N% w) e
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR , l' l; d* f7 C  I# v/ G
| MCASP_TX_CLKFAIL # d( K' R( V) d# }( u
| MCASP_TX_SYNCERROR# z+ S( |7 T& H0 }9 P& ^
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: p; L0 w& b' }  `| MCASP_RX_CLKFAIL5 y' e( g' ~& Z
| MCASP_RX_SYNCERROR
8 q/ ]8 f" A2 S" G| MCASP_RX_OVERRUN);! H) m+ \3 p2 h% X5 a( g6 M
}
static void I2SDataTxRxActivate(void)1 X* y# h4 f- U! ~; W
{/ P* h) X( u& ]! }2 l* e
/* Start the clocks */- J8 ?: v  q$ L+ e
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);8 @1 @* y1 M' R! Z3 I7 W
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
3 w3 r% u& r4 ^2 ]7 f1 V/ @, mEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,7 J1 T1 s( m" f
EDMA3_TRIG_MODE_EVENT);5 Z+ W5 N: t, H% y
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 4 k* s3 j+ e8 I, \
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */  A1 |8 X% u" Q* Q
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
0 E. I' {( R' |! sMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero *// t& d0 d' M6 m/ m5 i. Z+ N, h0 V
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */- e( R% V8 `# B4 V1 }+ M6 Q
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
' f9 i! W) d5 g8 w" X3 MMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);" v& F# ~) c8 l5 \) a" l
}
" Z% ]2 L1 _0 {' Z
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
* n- v8 ?) ~) E9 l. g' {





欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4