嵌入式开发者社区

标题: MCASP自环配置。 [打印本页]

作者: wapdasta    时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,  o4 `" S' m* n/ u% ?8 j
input mcasp_ahclkx,8 w/ ^3 E. m' W% \, Z. ]1 S' P
input mcasp_aclkx,
0 B( `. N/ V4 n2 Oinput axr0,3 W' {# V7 w# X# m2 G

8 m! z6 R/ R5 `! p% joutput mcasp_afsr,) p! y& O) X0 O) N
output mcasp_ahclkr,
5 d" V1 m& i% Noutput mcasp_aclkr,  c8 q" j& d# C1 z, y& H) ?7 M
output axr1,
5 L( \  `+ g' c: |% o
assign mcasp_afsr = mcasp_afsx;9 y2 M, w. N4 M1 O6 P
assign mcasp_aclkr = mcasp_aclkx;2 s- t9 e! Y8 j2 f3 V2 K9 n5 ~
assign mcasp_ahclkr = mcasp_ahclkx;
+ W( Q% B, W8 jassign axr1 = axr0;
; }# H5 D3 u5 e9 p' Y. D6 |( _

5 r! y+ f- w% `+ K. }( A* [
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

' ?  P) f; m6 a9 q, s$ g4 \" G, e9 f2 R
static void McASPI2SConfigure(void): I+ g. ?: x4 o+ Z
{! G# a+ S; `. q! O6 M2 [
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 b' }' I! H* x3 ~# N5 ^McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */8 ~$ c) u  X3 J
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
1 v' F; H# [( e; ~2 U5 f% W5 L2 cMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */; T0 X3 C( O9 _; j! x' g0 Y
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE," r* G% |9 ]  a6 c  C. R) {
MCASP_RX_MODE_DMA);0 b; l+ G) b- b" `
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
# k, y6 R/ Q5 i. S7 Z4 a% NMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */6 _3 p: @( S( }% ^
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
  E6 k0 P* D1 r6 H4 |; d  l2 AMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);& s! K' {: y' G$ \2 m$ a4 ^, j
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 H6 i: R' g- N3 w; G7 V4 ~4 \MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */) {- M- O: y5 f
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
& p- c5 a% J# {$ J0 n, a8 RMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
( i/ T( h* v1 m& K5 k! yMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,: T! v( [& S) Z  N2 O0 X
0x00, 0xFF);
/* configure the clock for transmitter */
+ \! {- n/ x6 T0 NMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);) H* c& ~& _8 f3 d9 q5 X
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); . i% I' S& R0 W7 g0 h
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,% `* z8 B2 S/ G! u
0x00, 0xFF);5 z4 O" U" ?: y2 `, x

9 F8 z( o2 ]$ u# d5 k/* Enable synchronization of RX and TX sections */
5 Z2 F9 Q: k  x+ }; H/ ?8 _5 dMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
$ ]. @0 Z, V& vMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
' n- h5 A( a2 d6 Q0 m9 T: MMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/** I( D: g$ c6 ~% L
** Set the serializers, Currently only one serializer is set as" ~( A! [5 F  G* I% r1 I3 W( q9 D
** transmitter and one serializer as receiver.7 K2 s4 K7 Y4 x0 R; t
*/4 G2 P7 G- B' ^/ k8 G
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);3 O( a9 n- [0 y; v2 v0 n
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
5 r) E) _% M% Z5 q( l** Configure the McASP pins ; }  J+ _- y: t. t! j
** Input - Frame Sync, Clock and Serializer Rx
" S( D, @$ L5 N+ w9 w3 @5 B+ M** Output - Serializer Tx is connected to the input of the codec
0 R- y, v7 W8 ^*/  I' C5 u0 _2 R& _. D+ E
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 b/ }* }* V0 W9 J8 k4 N* C2 GMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
: D6 L; l- U$ h( f4 n) z* MMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
9 _7 x+ r" k) j" c, R8 _( E| MCASP_PIN_ACLKX
* m" j# }. D5 T& d' c8 y| MCASP_PIN_AHCLKX
+ Q# `  n; P0 y+ g2 A. x| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */( i* Z: s6 r1 V. l. N; E8 D
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ; X" e& _* f( ?: d# @
| MCASP_TX_CLKFAIL
( t  }) m: p+ M/ J| MCASP_TX_SYNCERROR% Q, N, b2 h$ Z2 G- k4 G( ?+ Y
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
) @) o, j( A$ P0 k- h# @3 I| MCASP_RX_CLKFAIL) i$ v7 m' [. W+ I# Y2 _
| MCASP_RX_SYNCERROR
2 @) s- }$ g2 l| MCASP_RX_OVERRUN);! j( |) `+ K! ~+ }
}
static void I2SDataTxRxActivate(void)8 M# S% y( i! b
{
6 z9 `& T8 S$ ]% {. p/* Start the clocks */
( X6 x. h& Q+ A9 HMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
( C0 t9 r% U6 Z4 f$ H! dMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */7 S9 x% v% Z6 V" B
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
1 m( R& D2 u2 [, _9 vEDMA3_TRIG_MODE_EVENT);
) F- H# c8 [4 B9 R' AEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 9 m. [. w2 k3 ?+ z! z% g
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */1 E; e% Q! P/ z1 p% `
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
* S0 O0 O& v2 U, g3 V3 g' {McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
5 F5 @, ^+ c/ Nwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
- [* z+ b4 K0 z6 lMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);7 |8 D! D5 s" v0 T# n( H
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);: v- u' ~/ h8 ^1 x2 ?7 ?
}
7 z- |' @& o2 {
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

! b! _3 K& k6 G* p" [




欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4