嵌入式开发者社区
标题: MCASP自环配置。 [打印本页]
作者: wapdasta 时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
" B5 Q6 _) V5 L4 Zinput mcasp_ahclkx,& x* \0 _: ]( B8 j
input mcasp_aclkx," Q& s1 y' ^+ f! r; p. y
input axr0, i4 v* t2 n4 N& Y0 A& J n
3 s* m* l; M0 G) V, x/ b( t7 r
output mcasp_afsr,( w5 F6 U: Y8 d+ r. L2 b9 Y
output mcasp_ahclkr,
" g2 C. [* a5 }; r+ T* V$ C7 Joutput mcasp_aclkr,
& J1 D; h$ ^0 a0 o2 n4 H: ~! R( foutput axr1,
- p1 ~% j6 W" t. H
assign mcasp_afsr = mcasp_afsx;
) S3 _) \4 V& _5 Fassign mcasp_aclkr = mcasp_aclkx;
( f7 K5 I% {/ p) G2 Z+ @) e: {assign mcasp_ahclkr = mcasp_ahclkx;
* O: E$ k3 U5 q3 i' q7 ]assign axr1 = axr0;
1 i7 i5 l4 D0 w+ u9 _
! T- _6 d" _" F; H在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
$ | s5 _1 n; ]. Z) [1 E3 P2 Y3 Rstatic void McASPI2SConfigure(void); ]: A) q; j) L# O
{% }$ C+ M2 E. e {, z
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
! ]+ f3 e" G% k8 mMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
6 i& v: u5 b$ PMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);' q7 t+ s, Y- X) b
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
) i# x: F+ T0 p& {4 gMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,9 R$ E" _ j# C, N. T7 t
MCASP_RX_MODE_DMA);
: H( d6 V) K; z2 uMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
7 D" }0 S6 T" ]: u6 M4 JMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
8 C6 k4 j0 ], O" j$ Y8 g7 v/ V1 h$ [" xMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, & n- G T! |5 g. M6 O- f
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);, Y. c" `% e9 ~( k/ w0 m
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
* j. H& C# ?- j) }( gMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
0 C5 [$ W6 w& m; G1 HMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
9 C* M( f# ~& QMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 0 c) _ u$ B+ N* O h9 ^' v
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
6 U5 K( ^/ A5 k s1 _0x00, 0xFF);
/* configure the clock for transmitter */' A: m3 l3 e: U" L( m5 K; ?( a
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
: |$ p( P( o0 |: Q! S7 j+ P+ }/ z" FMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 j! ^/ f A1 ^5 oMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
; t' o8 h# }! i% F( y/ M0x00, 0xFF);
$ w7 M0 A) K! I) b6 d, X' `) f' P+ B5 {) _$ ^3 `
/* Enable synchronization of RX and TX sections */
# x+ H! C2 ? ]1 X( h: Q8 EMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
& _' `1 G% J6 C; I2 ^. ^) W" HMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
# K e6 K% Q) N$ l1 k: cMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*4 Q" T0 t$ [9 L$ d8 i
** Set the serializers, Currently only one serializer is set as/ w U! k. M/ T& l0 d
** transmitter and one serializer as receiver.$ W$ s( W H" C
*/
% }7 y7 G' Y& q) U+ u* AMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX); U6 `5 P: _2 o* R
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*, a: ^0 o4 L( L; O- C9 M
** Configure the McASP pins , o9 \: t5 `# B# E! S8 D6 n7 s
** Input - Frame Sync, Clock and Serializer Rx
4 A/ X7 W$ h( m** Output - Serializer Tx is connected to the input of the codec % D' [4 M" z5 E7 v' p
*/
( ?9 m- O5 C, G5 Q3 P$ U0 BMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);. e8 d. s- @- U0 k8 x
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));+ l: n2 l$ v- f" z
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
* O3 b/ @# P8 U& A8 _| MCASP_PIN_ACLKX
|* u1 M# Z3 m7 M$ u| MCASP_PIN_AHCLKX
4 F7 W" B# T( D5 |- U V" I+ ~| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */7 B! @: J" O3 H7 O+ f: R7 n
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
3 u$ ?+ L' U9 x, |, S8 r& a* `| MCASP_TX_CLKFAIL ! b6 G0 p$ Z' B7 z$ T- R* y1 q; }
| MCASP_TX_SYNCERROR$ S5 y! c$ Q. G' Q* x! C
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR . ?% U1 m. [. u/ }
| MCASP_RX_CLKFAIL, W* t: V3 S. F/ T+ U* q0 p4 f3 A
| MCASP_RX_SYNCERROR
% l% @+ b8 X& o& Y; I| MCASP_RX_OVERRUN);) L$ ?0 J+ a4 N: [/ l5 G+ S
}
static void I2SDataTxRxActivate(void)
% b. b3 ^) h2 V- F{1 d/ {. O9 k# a* F7 @ ~
/* Start the clocks */
5 }8 \! L4 W* j0 q4 N# E5 Q0 i/ iMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
+ ]6 z1 T$ t3 k9 d! I2 W6 i* v$ @McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
/ h! d5 X9 G4 O, UEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,* H" s2 ?. N! n5 F
EDMA3_TRIG_MODE_EVENT);
0 o: h) q: ]& v s6 ]! z6 AEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 9 S& ^+ ] K' J* N
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
( W) w) N4 R `. P- U) |McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);. p K' e$ N4 w* u
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
7 @5 l- J; ~+ @0 b! Z" X8 Ewhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */( R3 Z* e+ p! H$ b j: d
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
$ h6 u* w5 k j, h4 S' l$ A0 jMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);( \& A7 f6 `- u
}
- U7 u; k G, z' I: Z9 E9 d% O N请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
! _ e$ O2 g/ a( D
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) |
Powered by Discuz! X3.4 |