嵌入式开发者社区
标题: MCASP自环配置。 [打印本页]
作者: wapdasta 时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
) y' Q, h; g( E( W6 H J4 |input mcasp_ahclkx,
! [# r/ ]# i2 ~; {9 F4 j9 Uinput mcasp_aclkx,8 o: o, f2 g# W* V* R9 X3 [# C
input axr0,
# v1 G+ O- J% m$ k
* V# U3 y( R. j/ w8 \output mcasp_afsr, a f3 X+ }4 c* M: A0 P; N
output mcasp_ahclkr,
& b/ b2 B- q# q9 m3 ]. l% N/ Aoutput mcasp_aclkr,
; [5 u; f+ ?. g1 J' _output axr1,$ ]1 `4 F5 o* I- y2 ~' L# l
assign mcasp_afsr = mcasp_afsx;( S3 v0 q. e; Y% k8 D
assign mcasp_aclkr = mcasp_aclkx;5 }& k' w+ L1 j- t
assign mcasp_ahclkr = mcasp_ahclkx;
2 L8 v0 T: y O8 ^! hassign axr1 = axr0;
$ x* C6 E8 n) V$ W
7 @5 o7 h0 ~, X3 B( U1 ` n( b在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
/ w% D6 v V' R* I! n. p% Gstatic void McASPI2SConfigure(void)
) x2 N7 I& l4 x. Y( ^! O8 y{
& a0 S `9 p8 f& E) ^" aMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
2 j1 u) m/ Q9 ^1 C, p# uMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */% B, a1 r& g6 S$ T) u$ @
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
5 b4 N+ `$ [- R* R" d% s6 tMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
- Y# ]7 n! h: r; dMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
6 u0 T& z! V" ~' R' p9 Q% N* u$ aMCASP_RX_MODE_DMA);5 X4 a8 m" Y8 I4 a$ x9 F
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 R- O/ M9 |+ ^. mMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */" V6 q, i$ |$ Z8 K7 w$ t. i% K8 Y
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 4 Z" v7 u: W7 U/ c. D; K8 p
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);9 o( e, ?7 Y- e7 p
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
, t l1 G, f' A3 k4 e3 d& H7 O v; EMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
3 x) y2 A" K% U7 y. p' wMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);4 O0 |& S9 h0 D5 D
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 8 R6 R1 |2 t* c
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,+ c; @, b5 u, }' i$ O) v
0x00, 0xFF);
/* configure the clock for transmitter */' `7 d2 i! G! J6 l6 [' v' P$ N: \) z
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
. J# h* e! o" U XMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
* @2 W$ R4 w* e$ p1 e' y* U! YMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,# O: M& t; Z0 D( x& J; X! R Z
0x00, 0xFF);
7 V2 C8 P* H, w5 U! e5 e, f( y$ ~& C8 C8 _' ]4 z! B! k" m
/* Enable synchronization of RX and TX sections */ 2 ~0 ]# A6 _) s& | L6 V; I. U* d
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
8 J5 ^2 T7 B* l* {& PMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);' Z+ I; ]9 L3 \. W6 u, x7 D( j" x
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
8 z. n9 E S- s& N+ P( s- x0 M** Set the serializers, Currently only one serializer is set as
, G$ z3 V% r0 E: v7 h** transmitter and one serializer as receiver.1 [2 H1 e, R! z" e* @
*/
`, H8 u& \1 a* F( a6 dMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);2 ]+ _& g2 v" Y2 {# B& M
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
, h+ P2 r* Y" c& G9 w" L** Configure the McASP pins
3 F1 }+ P' h' W** Input - Frame Sync, Clock and Serializer Rx9 {/ t. v% y8 ^6 g7 t1 O$ y
** Output - Serializer Tx is connected to the input of the codec 1 d! H- F1 g3 @$ u5 Q( ?5 W
*/
# {" H# T+ Y+ uMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);, N+ r$ v% F1 ~0 R/ A4 z, a
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
& Y/ v8 u( ^2 ]7 HMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
* R3 ?8 l. q, r+ o$ k+ e| MCASP_PIN_ACLKX
8 x. r5 `) R: G# T8 q% || MCASP_PIN_AHCLKX0 S' [8 g+ W; Y6 V7 S4 {
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
' s% l/ e! b6 z# wMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ( l ~0 [6 L1 `' e
| MCASP_TX_CLKFAIL 4 T0 q3 p$ [$ ?9 P
| MCASP_TX_SYNCERROR3 {( ?& p* q2 O9 L& { t
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR . F5 g2 o0 t$ l* Q" A7 j
| MCASP_RX_CLKFAIL! \; D" I% v' S4 k8 w
| MCASP_RX_SYNCERROR
( c* ~) v; N: k& u! }| MCASP_RX_OVERRUN);
; [. E0 m/ E% Z# m7 m' p2 ~6 x}
static void I2SDataTxRxActivate(void)# W4 R8 D1 C8 I$ D: ^2 v
{
7 U' n# X5 Z0 P/ H8 s6 Q* p8 W/* Start the clocks */
9 V; q: c6 `! a6 F$ T" w9 sMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
) D; m' U, b4 H7 v2 E, ?McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
$ K. j, r: o2 s& PEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
3 l7 x# ~5 `9 ]9 K. `2 TEDMA3_TRIG_MODE_EVENT);0 p# }& H, r% }/ d
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, - t4 s; ^# u7 ?
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */1 o8 q. [" \/ _
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);' b3 F$ B, h2 M6 {7 H& T
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
1 q. G# O7 ?0 t: T9 uwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */' h/ k6 i4 F( O- K7 m
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
# x' t/ _$ h, G2 B% cMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);1 [/ b k# o- o o: ]
}
. N, o/ O# w. I+ ?% Z, ?
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
8 [8 `% T8 d0 l
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) |
Powered by Discuz! X3.4 |