嵌入式开发者社区

标题: MCASP自环配置。 [打印本页]

作者: wapdasta    时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,7 R. T: G. H" B; [1 i
input mcasp_ahclkx,4 L: G8 |! d; U. T# \# e; t' c# @
input mcasp_aclkx,5 d+ n  c: z3 D& O# ?4 V
input axr0,
; o" x+ h6 Q1 N2 C! U3 f; i/ }1 S
output mcasp_afsr,
, O7 W1 V+ w8 \' H" voutput mcasp_ahclkr,3 e  j0 M  l0 X% R" x
output mcasp_aclkr,
0 E2 z; t7 m: `% Z8 Q& }output axr1,
+ F8 W' S1 N" p" u. x5 g
assign mcasp_afsr = mcasp_afsx;
2 d/ f! |5 a( y+ {  I5 `8 }4 X: xassign mcasp_aclkr = mcasp_aclkx;+ d5 i0 E# I$ o% h
assign mcasp_ahclkr = mcasp_ahclkx;" B) u4 z3 z0 V' V  y. h$ T
assign axr1 = axr0;
3 e- j8 s  N0 r6 a* |- a% A

% O$ @3 q5 F3 a' E! E
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

' u9 u0 z- o4 I
static void McASPI2SConfigure(void)
& |1 R) c) A1 f{
% |0 K5 z& h& k" DMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 D$ i+ @- [; D9 z8 EMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
; z) C9 h) e, t3 u' @7 w; I, }McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
6 {8 E3 R" ^! t0 HMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
% h  q# c: M7 \, @4 S& [2 \* v# @$ {* mMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,% s( P/ v  A5 R- N
MCASP_RX_MODE_DMA);9 V- }1 R0 V% v+ r6 ~
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 [. u' |5 m0 T7 z4 p* M2 `7 nMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */9 O3 @+ D) I& X4 T: K# _6 h
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,   f) z; l; Q* C- e$ l
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
- e: g7 d+ G) `" u! kMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
% F3 I# w5 Y* H# U! @/ g( i: w5 \MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
, x- G/ @- a( q7 z! PMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
3 Y4 `" j# V& i4 g1 r+ J, v6 GMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
+ V/ R9 V& [2 b; |5 M' s* }; iMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
- q! s# Z7 a' s- t9 m% Q0x00, 0xFF);
/* configure the clock for transmitter */+ F) s; \8 _& p/ O- w' P$ Q
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);1 \) F  U4 G2 g: j& g5 P
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 2 I9 \/ x/ |7 ^
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,' x, o4 t  x. _2 ?5 ]( W7 n
0x00, 0xFF);/ i7 G/ |0 Q% p& ^

; m7 T6 s& c+ i) F( @/ {2 U3 V/* Enable synchronization of RX and TX sections */
' x  W+ e( }. s; F# J$ C! l5 z* |McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */& g# ]4 g9 G7 ~
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
: f8 Z; Q' r) q5 x8 BMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
; ~4 @5 F9 J. H  M7 j) X** Set the serializers, Currently only one serializer is set as
# l$ ]4 q* f& N1 b& _; V** transmitter and one serializer as receiver.) f2 W/ _! y) X- m
*/
" |6 L# L( F* Q% `3 aMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
! I2 N9 g# ]/ GMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
/ E' p% m& L4 @& D/ q" Z8 K. e( E$ E** Configure the McASP pins - y( d- M, D2 _! Q
** Input - Frame Sync, Clock and Serializer Rx* t- p& O  E# ^8 Q: v1 W
** Output - Serializer Tx is connected to the input of the codec , K9 S: u7 j) a  O
*/
8 g2 {! a# M3 ~" V9 k7 bMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
3 X2 M+ C1 R, w0 L; e# J2 oMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));) T! X. ]8 e6 |  G7 K6 @" s
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
% d5 l7 B' T; ^, h| MCASP_PIN_ACLKX
8 A+ z+ P5 k& ]; c| MCASP_PIN_AHCLKX! y% h0 q6 z$ S
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */* p+ `0 e0 j) h- U! b& x3 k* O- K
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR   L; T, e5 [" R: e. G" i, [
| MCASP_TX_CLKFAIL 4 y/ q, h5 e0 N* E& L
| MCASP_TX_SYNCERROR
' j1 O1 D0 W% g/ Z" L( w| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR , ]# Q: ^" O4 z: o
| MCASP_RX_CLKFAIL
+ a0 a2 m( x  I| MCASP_RX_SYNCERROR ) Q2 p- T2 j( V  f0 F" P! e
| MCASP_RX_OVERRUN);
. G& v' {$ M* C# H}
static void I2SDataTxRxActivate(void). ~/ E/ Q7 f4 Y4 ~% f* f0 D) U
{
1 q- K+ x- ], N/* Start the clocks */
7 b& K$ `8 o( e6 Z6 p7 x. IMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);/ R% \9 `# L7 r( v
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */8 l/ {( k0 a( ^
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,# m( Q9 d% W, W
EDMA3_TRIG_MODE_EVENT);9 T' V7 d) U0 W' o# V7 J5 v5 D& ]
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
5 `  _* ?' k, U+ EEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */: F) _  t* v/ E7 ~" N) U" ?3 A
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
+ l1 }) f- X, Y0 k5 CMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
" {% ~4 U5 ~. w5 ^) Uwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
7 A* C1 i8 J+ `2 {McASPRxEnable(SOC_MCASP_0_CTRL_REGS);, g: r3 i/ v7 {( ]% s: @; X
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);# q# X  u$ D0 f
}

8 r9 p& Y; N/ Q; V1 ?
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

  C/ \# }, Q. u3 y5 {3 E




欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4