嵌入式开发者社区

标题: MCASP自环配置。 [打印本页]

作者: wapdasta    时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,# y( q( H6 W  r% |# j
input mcasp_ahclkx,. [  I$ y# e; a$ S; u
input mcasp_aclkx,7 V7 D$ ^3 p; N* r
input axr0,# j+ C. [; Y! j8 c2 R6 M
: ?: m+ E, X0 s) A
output mcasp_afsr,
* G' s6 U1 J3 X, Noutput mcasp_ahclkr,
! f# l2 J& M; v" L( g5 k9 Goutput mcasp_aclkr,
( b  h. L# r% C& S0 b+ Loutput axr1,7 `# ?) f4 R9 |
assign mcasp_afsr = mcasp_afsx;& f% Q6 }" a, ^  R, g
assign mcasp_aclkr = mcasp_aclkx;$ S. M" l0 H- m! ~8 [
assign mcasp_ahclkr = mcasp_ahclkx;
' B& S9 F* U3 D7 U% d4 A6 Uassign axr1 = axr0;
: \) |+ k* G8 O, m9 |
6 M) F/ r6 I: v. v  Z1 D# C
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
/ B# b7 z* _" M" ^( Q% M" [7 M
static void McASPI2SConfigure(void)! S2 _0 w3 H+ H$ w: h5 k" K
{8 t$ S) C" \' M2 Y8 P
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
3 M3 L6 h; y% bMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
# D  t1 r0 s" E! O) Z# d7 tMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
1 a! ?! c5 L9 @) yMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */. E% l" c/ G. T9 F
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
7 U0 D! a5 t: X6 t( I; rMCASP_RX_MODE_DMA);
1 T8 a9 N0 y' f3 aMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) {/ _' C' z# t5 d$ [9 \8 u4 oMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 f6 E2 r  p4 t! e1 IMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 5 n0 b5 S8 h% [' _9 v$ Y5 F/ U  W/ Q
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);, Q, W6 c- }9 K! `) d) S
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 7 q; T) c0 r+ z$ ~+ z1 h
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */% h# n' G% F/ s* C3 _
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);( |5 Y/ Z4 d- e# n1 Z+ ^$ S( _- L
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
, g! r5 j, V4 e4 B  M/ q! z% OMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
7 N. G5 G; {! t0x00, 0xFF);
/* configure the clock for transmitter */( J7 h  H/ v+ n
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
2 y% J/ D  K" f4 ~# D. K$ W: xMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 7 e' W9 d7 h  y0 y% w
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
3 v3 A9 s( m/ u. P0x00, 0xFF);8 C% t+ @4 [% K3 [4 n( z: Y7 b+ N: t& }

1 }% _! o/ ]) i( d2 W! G$ j+ l/* Enable synchronization of RX and TX sections */ ; u* b" R% R) w2 C
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */* V3 c0 b4 V  M% K+ n* E
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);, R" g  T' e/ y- N5 w
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
/ X: h2 D6 x* y# A/ n- G** Set the serializers, Currently only one serializer is set as
/ B8 j5 k: O( x! U** transmitter and one serializer as receiver.8 n, N$ F! M, Z; ^5 _: |
*/
' I7 M" r% w8 _9 e* g6 hMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
2 x; [5 n; f8 g3 Q- A# W( KMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*8 b# G+ `& D2 [, _3 a* H
** Configure the McASP pins
1 e# X, S8 S% X' i* V6 B** Input - Frame Sync, Clock and Serializer Rx
% U& }: y! j+ ~9 ^2 {. x** Output - Serializer Tx is connected to the input of the codec 3 `3 M& L# c$ w8 Y' V( |
*/( i' I6 I' \. m# I# T6 q: W
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);+ g) I+ f6 O% E
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
9 H2 G4 \- [' jMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX2 F4 G. Y& @9 S2 ?2 a
| MCASP_PIN_ACLKX
; k9 G. [% J- q+ D% h5 z3 u3 G| MCASP_PIN_AHCLKX) ^) z& k& R, _6 j$ p- ?6 w
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */1 ~+ ]  b2 \0 J
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 0 e' b% W: W- B1 F  p( w( ?
| MCASP_TX_CLKFAIL ; y5 X. @& z7 ^8 V$ I
| MCASP_TX_SYNCERROR- T* T" S. y' s$ |- x; S6 e8 n# B3 a
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 2 v3 l, j- i2 n
| MCASP_RX_CLKFAIL3 q! w$ _2 |# V
| MCASP_RX_SYNCERROR 4 Z8 x8 x: _! Z0 w$ i* D. L
| MCASP_RX_OVERRUN);
6 T0 B) v4 \* W! B}
static void I2SDataTxRxActivate(void)
, O" A% {9 y! f/ @* ~{
2 {) B, W& L8 x6 D5 }8 w% {% @3 }1 C/* Start the clocks */
( j! I4 S  x& i  k. OMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);0 h2 t5 k/ S2 h
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
4 U8 [% B- h9 h9 W3 Z, j, V$ ^' nEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,* U6 l+ n' h* }& K* C5 R, p
EDMA3_TRIG_MODE_EVENT);7 f0 I4 U* c1 j# D! g* J
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 8 q$ z) k5 X* k0 O8 x
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */5 ?& _0 ]- x5 y: P9 B" ~9 O
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
5 T) [/ e3 R+ a1 \; h7 ~" A! aMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
9 S% ^1 }7 n; y3 C( pwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
8 D( U$ L# p$ k. R: NMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
7 o4 C* g* W  \$ b) BMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);5 ~4 m4 K+ m5 J$ |9 f$ L
}

* G+ R$ P7 \- O. d- k# y7 t
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
/ c* B3 X. [- m4 D* X5 {





欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4