嵌入式开发者社区

标题: MCASP自环配置。 [打印本页]

作者: wapdasta    时间: 2018-11-7 13:28
标题: MCASP自环配置。
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
3 v: q! F9 [3 `5 y) Zinput mcasp_ahclkx,
. C, g0 Y4 w7 s7 t! U2 H5 dinput mcasp_aclkx," o7 n/ G6 V4 ^- {7 E3 j# u
input axr0," a& z% W* Q  k$ Q

5 C/ j" C" S( m$ r5 }( O8 \output mcasp_afsr,7 P2 Y. N4 Q6 W8 r3 j
output mcasp_ahclkr,9 w% M9 O, {2 i/ f- h& ^
output mcasp_aclkr,
3 N9 B8 a6 `8 e# b0 Noutput axr1,3 S' ]# H4 n2 f/ k: g, O9 {0 g
assign mcasp_afsr = mcasp_afsx;# K, c/ }6 N  [- h3 J
assign mcasp_aclkr = mcasp_aclkx;" H( a  W$ ^  B- K# [5 j
assign mcasp_ahclkr = mcasp_ahclkx;
5 i( D" v' a" T6 e) rassign axr1 = axr0;

. B4 W. N+ U: e+ g+ u  {  B' n) J: t6 p4 P* K( |) G
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

6 I, F1 H2 t+ ]5 R
static void McASPI2SConfigure(void)7 w4 d1 _% O0 g
{
$ P2 J4 H/ F2 Z7 @+ h" r6 CMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
& M6 B7 s9 i; z  ]& b9 W) kMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
# N( |# T; Q7 N: |  W- X$ ]McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);/ T' z' Y) t& F2 _
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units *// c, r1 c* _7 L2 a9 i8 D9 w' `
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
, n( s) E0 \0 k. GMCASP_RX_MODE_DMA);
9 S+ R4 D& }  z* d# d, z# t+ b% BMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  W8 o( F1 T$ D  [MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
* X* d' N$ W& c' N1 q4 EMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 4 p9 s  L" X0 W* Y4 J  i* I
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);! F- v) o! [+ d' F8 f1 w
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
; T. ]+ V7 `, J+ W; s# p, I% f  u" eMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
6 b! d( n0 u6 I& t1 N' `McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
! g8 n) `, j) c% O/ ?! qMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
( ^6 {0 m/ `( v3 [( RMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,9 r1 x- S4 A! G1 ]1 c
0x00, 0xFF);
/* configure the clock for transmitter */
2 C) W9 V6 b" m7 X8 I: C* L% EMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
2 g- @! C$ B" E1 {4 _McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);   H2 T6 T+ u# j6 y
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
4 s0 M& }% n) S' L$ B0x00, 0xFF);
, ~# G6 N+ m: P* O& d( t& m2 q! J8 |& D. G, q3 G8 H* {" X
/* Enable synchronization of RX and TX sections */
- V% F" K0 s0 d. v% y0 FMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */  G+ ?% d. j$ E, v
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
7 M1 V% e) l' i9 J7 m: HMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
- ?! c: x* s% x8 a' A6 w# }** Set the serializers, Currently only one serializer is set as
) L* N  X2 [! _4 w** transmitter and one serializer as receiver.
9 }9 X' ?4 o$ ^- l1 r( j9 O*/
9 Q/ {: x9 E4 q* rMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);0 a' O9 {  p0 V/ d0 D
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
6 i" G! U  w6 k1 b$ n; M& P  n; M** Configure the McASP pins
2 I( t; Z( G7 a! j: {; \6 T** Input - Frame Sync, Clock and Serializer Rx
7 k$ A$ r  w2 f: I( J** Output - Serializer Tx is connected to the input of the codec 3 ^+ |. ]" g  V, v6 p' Q$ S
*/
; l$ o' M' D4 k  s( R, {McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
& P# p- O1 O3 B* p: LMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));* A) k9 h3 G0 J/ ]  E; \) Y
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# w* L; s! T3 c; Q4 K  x| MCASP_PIN_ACLKX7 O0 L$ k) g0 B( Q6 r# n) R
| MCASP_PIN_AHCLKX
% b& t" R( d8 X# z8 b| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
+ a" s' d4 L# r. _% G9 d- }McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR , v1 G, V9 ?" h0 n8 W1 L  F4 \5 {
| MCASP_TX_CLKFAIL # e8 P6 ^$ V* T, U
| MCASP_TX_SYNCERROR
8 A: z& a# z  Y3 _4 D| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 ?/ Z; i( Y7 M| MCASP_RX_CLKFAIL
& R2 j5 e2 ^) v- f| MCASP_RX_SYNCERROR 0 q! u3 @! t" p1 F
| MCASP_RX_OVERRUN);
4 P6 p$ n% x% f}
static void I2SDataTxRxActivate(void)
0 K& j1 n8 i- z$ W( o- c' N# |  C{) Y/ X  u1 k: v  x2 y
/* Start the clocks */
& j8 E/ b, i; A9 x6 Q9 Y2 xMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);7 S% C9 t9 b( J2 u6 d0 ~
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */; M1 M  O5 k" s- z1 M& @
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,8 j2 g+ m- k2 M! Q9 x
EDMA3_TRIG_MODE_EVENT);
: b6 J! c9 d6 E, F' x( zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, " d# S& d9 Y3 U! R( `( Z2 K
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
" F( {( I4 `* R- O/ e0 UMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);& i! T: |3 }$ f* e6 G; m1 }1 X  y
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
7 ~- X! S' C2 `# d0 ^( }while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
7 P6 |% S2 }$ G0 UMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);+ x, _1 c. G1 e+ Y5 A$ X
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);) a' A) M9 e7 [* V6 M( S
}

- h3 R1 v$ x6 H
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

/ {) V" ^* e* Z, }( g




欢迎光临 嵌入式开发者社区 (https://www.51ele.net/) Powered by Discuz! X3.4