嵌入式开发者社区

标题: stareware 如何配置 PLL0 PLL1 DDR [打印本页]

作者: xiaoluoshan 时间: 2018-12-20 22:23
标题: stareware 如何配置 PLL0 PLL1 DDR
/* Unlock kick registers (necessary on C6748) */
HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_KICK0R) = SYSCFG_KICK0R_UNLOCK;
HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_KICK1R) = SYSCFG_KICK1R_UNLOCK;

HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_SUSPSRC) &= SYSCFG_SUSPSRC_I2C0SRC  |
                                                SYSCFG_SUSPSRC_UART2SRC |
                                                SYSCFG_SUSPSRC_SPI1SRC  |
                                                SYSCFG_SUSPSRC_TIMER64P_0SRC;

/* Set the PLL0 to generate 300MHz for ARM */
PLL0Init(PLL_CLK_SRC, PLL0_MUL, PLL0_PREDIV, PLL0_POSTDIV,
         PLL0_DIV1,PLL0_DIV3, PLL0_DIV7);

/* DDR Initialization */
PLL1Init(PLL1_MUL, PLL1_POSTDIV, PLL1_DIV1,PLL1_DIV2, PLL1_DIV3);
DDRInit();

如何改为456M????????

作者: 广州创龙莫工 时间: 2018-12-21 17:52
时钟配置可以在gel文件那里修改。

欢迎光临嵌入式开发者社区 (https://www.51ele.net/)