嵌入式开发者社区

标题: dsp端upp接收FPGA造的递增数最后八个字节全为0 [打印本页]

---

作者: 小白max    时间: 2019-12-6 10:47
标题: dsp端upp接收FPGA造的递增数最后八个字节全为0
       我是用的TL138/1808/6748F-EVM-A2的核心板，
" E. _: _: S8 k# N, d% a/ e      FPGA 端是造的1-2048的递增数，每隔150ms发送一次，采用创龙提供的裸机历程upp_A_receive可以通过串口打印验证数据正常
      但是跑sys/bios后发现每次接收到的数据都是后八个字节为全0，前面的数据正常；
+ y% t7 W5 w% Y$ X5 j2 @8 V      无论是改变单次FPGA发送的数据量大小，还是改变DMA窗口的大小，每次都是后八个字节全为0，不知道是那里的问题。
/ C2 ?- ^2 z4 q# [7 u4 T      下图是窗口打印的接收到的数据
       请各位前辈指教
# Y+ x8 ], K5 {# o6 i* X0 n. u
* f9 p6 B1 ~& O+ r5 T4 a( E- ^

---

欢迎光临 嵌入式开发者社区 (https://www.51ele.net/)

Powered by Discuz! X3.4