嵌入式开发者社区
标题:
dsp端upp接收FPGA造的递增数最后八个字节全为0
[打印本页]
作者:
小白max
时间:
2019-12-6 10:47
标题:
dsp端upp接收FPGA造的递增数最后八个字节全为0
我是用的TL138/1808/6748F-EVM-A2的核心板，
/ ^! x$ J5 y! I) H" f3 B
FPGA 端是造的1-2048的递增数，每隔150ms发送一次，采用创龙提供的裸机历程upp_A_receive可以通过串口打印验证数据正常
( ]3 T. }5 @ S- O1 z
但是跑sys/bios后发现每次接收到的数据都是后八个字节为全0，前面的数据正常；
# ]8 i+ A& O+ h3 ^$ ?
无论是改变单次FPGA发送的数据量大小，还是改变DMA窗口的大小，每次都是后八个字节全为0，不知道是那里的问题。
+ A: S' ?* Z: N# c
下图是窗口打印的接收到的数据
( D1 D$ f! q9 Q7 {8 |% Q
请各位前辈指教
3 P7 J4 [/ A+ c4 M2 a
0 T# D( [, ~+ ~; B
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/)
Powered by Discuz! X3.4