嵌入式开发者社区
标题:
dsp端upp接收FPGA造的递增数最后八个字节全为0
[打印本页]
作者:
小白max
时间:
2019-12-6 10:47
标题:
dsp端upp接收FPGA造的递增数最后八个字节全为0
我是用的TL138/1808/6748F-EVM-A2的核心板，
2 W& b7 z# |/ g
FPGA 端是造的1-2048的递增数，每隔150ms发送一次，采用创龙提供的裸机历程upp_A_receive可以通过串口打印验证数据正常
) j& h9 b( E5 h3 \' J
但是跑sys/bios后发现每次接收到的数据都是后八个字节为全0，前面的数据正常；
2 Q6 z+ u& v+ Q6 e7 n# W
无论是改变单次FPGA发送的数据量大小，还是改变DMA窗口的大小，每次都是后八个字节全为0，不知道是那里的问题。
& D/ D" M$ i- G, \* ?; |
下图是窗口打印的接收到的数据
+ {0 k" E' C" d, M& U0 d7 c4 o
请各位前辈指教
' o4 a$ F, d8 B& f
7 J4 U: g/ r( {6 ]; \
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/)
Powered by Discuz! X3.4