嵌入式开发者社区
标题:
dsp端upp接收FPGA造的递增数最后八个字节全为0
[打印本页]
作者:
小白max
时间:
2019-12-6 10:47
标题:
dsp端upp接收FPGA造的递增数最后八个字节全为0
我是用的TL138/1808/6748F-EVM-A2的核心板，
- j2 M# a) a$ Y& Q; h
FPGA 端是造的1-2048的递增数，每隔150ms发送一次，采用创龙提供的裸机历程upp_A_receive可以通过串口打印验证数据正常
3 P9 i/ r/ ^( b7 _/ B
但是跑sys/bios后发现每次接收到的数据都是后八个字节为全0，前面的数据正常；
+ |7 Q1 k4 d8 d% u& H1 J
无论是改变单次FPGA发送的数据量大小，还是改变DMA窗口的大小，每次都是后八个字节全为0，不知道是那里的问题。
2 S5 m( t7 n6 m9 _
下图是窗口打印的接收到的数据
, _4 u) e- e* m: c" J
请各位前辈指教
' S2 m. h' d1 k) T# H4 e! j; s
! ?& G' k0 ]4 D1 V' m
欢迎光临 嵌入式开发者社区 (https://www.51ele.net/)
Powered by Discuz! X3.4