upp 电平拉低

Lewis

1、omapl138的upp写数据时，由omapl138提供clock，此时UPP_CHA_CLK为输出状态。

Lewis

2、omapl138的upp读数据时，由FPGA提供clock，此时UPP_CHA_CLK为输入状态。所以检查一下FPGA在这个引脚的配置上是否跟omapl138有冲突。