请问创龙的工程师，有用FPGA开发过AD7606驱动的么？

hanxiao123

我现在用FPGA开发AD706的驱动，使用并行方式，如果不用frstdata信号，是否也能判断数据到来？我看到网上有人没用frstdata信号，而是两个转换间隔500us，不知道这样做对不对？另外我想知道，怎么计算输出一个数据占了多少个时钟周期？请赐教！谢谢
! u% t$ L1 \, f7 m2 Q) G( Q$ R) C

Lewis

5 X3 h: p! y4 i8 u- [9 |7 X
! Y) _1 f- z9 V) I0 H
1、不需要frstdata信号，可以忽略，判断数据到来是通过BUSY信号，检测到busy的下降沿后读数据(先要给ad7606的convst一个
0 C% t" Z) e& @6 X# {: S信号启动转换）
2、500us足够ad7606完成一次转换，也是可以的，但通过检测BUSY信号可以更及时读到数据
8 ], i% j2 N5 q) N7 k3、用示波器量就可以知道一次转换用多长时间啊

: V2 G5 _' ^$ r1 ?' W. d3 ]$ U

Lewis

7 P. h/ T# R6 w  U0 Y( Z3 D( o

: f) o. R4 t" H

hanxiao123

: e  N1 Z; c2 z7 Q
! g6 G! q. A% p, r
谢谢您的回答，我其实是用AD7609做的，但看到7609和7606从时序上是差不多的。现在遇到一个问题，BUSY高电平持续时间只有2us，frstdata在八个通道输出的时候却有两个，而且输出的都是无效数据？请高手指点，非常感谢
9 j  _$ P' L4 Y' l/ {

Lewis

我觉得应该要先排除硬件问题，我看ad7606和ad7609的时序基本是一致的，可以先尝试用dsp去读，看能不能读到数据，使用ad7606例程，只需修改每次busy触发的中断读16次数据就可以。