dsp端upp接收FPGA造的递增数最后八个字节全为0

小白max

       我是用的TL138/1808/6748F-EVM-A2的核心板，
. m1 ]- w- y& |      FPGA 端是造的1-2048的递增数，每隔150ms发送一次，采用创龙提供的裸机历程upp_A_receive可以通过串口打印验证数据正常
' P. Y' A6 b- g, `      但是跑sys/bios后发现每次接收到的数据都是后八个字节为全0，前面的数据正常；
      无论是改变单次FPGA发送的数据量大小，还是改变DMA窗口的大小，每次都是后八个字节全为0，不知道是那里的问题。
) H1 M) L' c) L      下图是窗口打印的接收到的数据
       请各位前辈指教
2 W8 A4 ~2 p3 s4 z" Z. @) _1 i( m
! u$ z9 G, Q: z- W7 k