omapl138 upp问题

liangws

问题描述：在138端采用你们的uPP_B_TO_A程序发送数据到FPGA端，FPGA接收数据到FIFO，然后从FIFO端发送給138的upp channel A，用示波器测试，channel A的data［0-7］都有数据，start、enable、clock（采用channel b的clk）都有信号；但是在138端始终没有读到状态寄存器eow被置位，这个可能是什么问题引起的？
8 l: i8 g6 }: C1 H" }  @
  }) }1 `$ G$ c+ t* f8 f3 GFPGA端发送仿真时序图如下（相应的管脚：UPP_CH1_CLK 、UPP_CH1_START、UPP_CH1_ENABLE、UPP_CH1_WAIT）：
7 K) @3 b/ |9 a, @$ K
1 ]1 x, ~9 `) I: e4 y$ }+ N
麻烦看下fpga端发送时序是否有问题？

* H4 U- G, s! H3 a

liangws

FPAG发送端时序图
: m. ~3 O7 J7 E# r( ~

human

调试建议连续发送填满window，这样更好观察