Omapl138 emif cs5 挂接16c554总线没有动作问题

custar

您好！ 我们使用 创龙omapl138核心板 + 自制底板的方案通过emif cs5 扩展 16c554，使用最新的u-boot和内核，通过sd卡启动，内核和文件系统全部在SD卡上，在这种情况下在Board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005，用来设置EMIF总线频率为456M/6=76M，但是发现操作CS5对应的ioremap后的地址，总线地址线并没有动作。我想请教一下：

, ~, d' c2 B0 f7 n1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了？
2.在board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005, 这样设置是否能起作用？
3.要让cs5正常工作需要注意哪些寄存器的设置，目前只设置了CE5CFG寄存器。

搞了好久CS5都不能正常工作，还请帮忙解答一下疑问，多谢！
3 N  j/ `2 v6 ?: u

custar

纠正一下问题 OMAPL138的U-BOOT和内核设置PLLM和POSTDIV之后到SYS0_CLK3的频率是多少，内核默认配置sys0_clk3的分频系数是2 也就是div3
# R5 o* r' y# C6 |

teddy

1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了？
现在emifa在u-boot里面配置的频率是114M；无论从那个地方启动，emifa总线模块是使能的。
2.在board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005, 这样设置是否能起作用？
( j- y* W% M7 L8 M可以起作用的，不过需要使用ioremap对物理地址做映射，内核才能访问。
' {1 b; B: `) b- e" F) {8 \3.要让cs5正常工作需要注意哪些寄存器的设置，目前只设置了CE5CFG寄存器。
% |) C1 W# A, z( z) n; x' g. O! W下面我给的是CS2的一个配置例子，您可以参考下：
#define DA8XX_AEMIF_CE2CFG_OFFSET        0x10
4 g; @( p5 d3 m#define DA8XX_AEMIF_CE4CFG_OFFSET        0x18
#define DA8XX_AEMIF_CE5CFG_OFFSET        0x1c
#define DA8XX_AEMIF_ASIZE_MASK                0x3
#define DA8XX_AEMIF_ASIZE_16BIT                0x1
#define DA8XX_AEMIF_ASIZE_8BIT                0x0
4 P$ R0 Z' y3 f! K) ~% Q3 O
+ }- }3 s+ f" a- j/ K#if defined(CONFIG_MACH_DAVINCI_DA850_PHYSMAP_FLASH)
  x* A( H5 J5 F1 }- x# q7 x- Astatic void __init da850_evm_init_nor(void)
{
, [% ^6 D/ r6 }0 S' |8 b1 ]* _6 Z9 ?6 t        void __iomem *aemif_addr;

        aemif_addr = ioremap(DA8XX_AEMIF_CTL_BASE, SZ_32K);

" ?9 C% v4 ?* D0 l' [( h        /* Configure data bus width of CS2 to 16 bit */
        writel(readl(aemif_addr + DA8XX_AEMIF_CE2CFG_OFFSET) |
                DA8XX_AEMIF_ASIZE_16BIT,
                aemif_addr + DA8XX_AEMIF_CE2CFG_OFFSET);
% q4 k' k- H! E# B; \% i/ Y3 b
) I3 x8 \9 ]+ I9 B        iounmap(aemif_addr);
- I) W+ X1 x. ]3 d}
( @$ q  D: m5 b6 f  }, C7 n7 W* ]#endif
: c1 u' ?7 m: ?

custar

teddy 发表于 2014-11-27 10:03
1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了 ...

多谢您的解答，还有些问题没搞明白
1.目前我在board_da850_evm.c中的da850_set_emif_clk_rate里打印出来sys0_clk3的寄存器为0x8002 也就是div3 = 76M, 可是在davinci_nand.c中的davinci_aemif_setup_timing初始化nand时序时设置时使用的时钟频率为aemif，而aemif在clk初始化的时候添加打印打印出来的时钟是114000000，这样的话EMIF是哪一个频率？
5 X6 D* \6 F9 A8 P4 d        aemif_clk = clk_get(NULL, "aemif");
        if (IS_ERR(aemif_clk))
5 e% m1 J) I8 X' Y2 ?; X- @2 v                return PTR_ERR(aemif_clk);
+ c" G; _( _! Z& `; v' t
        clkrate = clk_get_rate(aemif_clk);
) v4 s6 {. {/ A9 O
+ w5 u4 I& f$ z3 T/ [$ O: H        clkrate /= 1000;        /* turn clock into kHz for ease of use */
& K2 M9 f" N0 ?3 @9 ~
$ O$ g2 H& O4 ^' y9 f' |        ta        = aemif_calc_rate(t->ta, clkrate, TA_MAX);
0 s2 l+ L. P, `) ~& h* F" B) r+ ]        rhold        = aemif_calc_rate(t->rhold, clkrate, RHOLD_MAX);
7 a$ q: E) Z! t        rstrobe        = aemif_calc_rate(t->rstrobe, clkrate, RSTROBE_MAX);
        rsetup        = aemif_calc_rate(t->rsetup, clkrate, RSETUP_MAX);
        whold        = aemif_calc_rate(t->whold, clkrate, WHOLD_MAX);
        wstrobe        = aemif_calc_rate(t->wstrobe, clkrate, WSTROBE_MAX);
8 [% r% d) d5 }- F" A        wsetup        = aemif_calc_rate(t->wsetup, clkrate, WSETUP_MAX);
1 X/ P$ t1 L$ j1 {2.我的板子上接的16c554只连接了8根数据线，所以设置成8bit数据位宽，地址线接了A15---A10结合片选CS5做译码，A4---A2接到16C554的A2--A0, 在这种情况下不停的用内核定时器访问0x6600E000物理地址进行 io_remap后的虚拟地址，板子上cs5没有动作，地址线上只有A2-A0有动作，我们这样的硬件设计和软件配置有没有问题，是不是应该配置成16位数据位宽，计算CS5的物理地址是不是应该做一下地址移位和映射？
7 W) p# v6 `8 R
( ]* b$ e3 d$ b期待您的解答。
) r8 A" n& ]2 v: `

teddy

你好，456/4=114M。请注意emifa 8bit 数据的连接方式（如附件）。
% y2 v+ E4 m# L! S

custar

teddy 发表于 2014-11-30 16:48
你好，456/4=114M。请注意emifa 8bit 数据的连接方式（如附件）。

3 `( a9 d- s( _. q8 d0 H/ b0 l好的! teddy, EMIF时钟频率还是没搞清楚，在开发板系统起来之后，通过仿真器去查看寄存器 prediv、pllm和postdiv以及pll0_sysclk3寄存器, prediv 的ratio = 0，pllm的值为18, postdiv的ratio = 0, pll0_sysclk3的ratio = 00010，
) s, H# h  T" F" Q" M如果核心板用的是24M晶振，那么24x1= 24, 24 x 19 = 456, 456/1 = 456, 456/3 = 152, 那么EMIF应该是152M, 可是davinci_nand.c中按照aemif的114M频率来配置时序，能否帮忙详细解释一下开发板的时钟频率的设置。
4 _( d( s; @" Z! F0 V

teddy

您好！请确认你的pll0_sysclk3的ratio = 00010是否正确，这里的值应该是0x8003。
0 g/ |. r9 _4 M

custar

teddy 发表于 2014-12-1 22:39
) A! {) o/ y5 n' E+ p您好！请确认你的pll0_sysclk3的ratio = 00010是否正确，这里的值应该是0x8003。

; r7 }- A. O2 w6 n& \2 ~, Eteddy,  pll0_sysclk3的值是0x8002,内核是百度网盘上2014.11.06最新版本

custar

在11.06号的内核代码里board-da850-evm.c的da850_evm_init中会调用da850_set_emif_clk_rate函数去设置pll0_sysclk3寄存器为0x8002,通过仿真器，从dsp端读出的寄存器值也是0x8002
. E6 ~" l! u& W7 e