双核工作下，UPP不工作

tulipyyf

3 i% k5 j, I+ R) o4 L# Z4 r
1 Y, W# T0 Y- R$ o" l+ A内核文件不用后来证明不用旧的~~~
0 o& J2 Y7 ~; ?0 a$ x9 ^' I实际上我就是在创龙的样板上进行了修改
# y) `$ }1 S' H/ U; M主要改动 1 移植到SYSBIOS中运行
               2 因需要时刻储存，所以FPGA发送一次下降沿脉冲，DSP核心中断收到后，执行一次完整的UPP重载，只是重载时，需要把DDR存储接收地址更新，然后开始接收UPP数据
               3 重载之前，需要 CacheWBInvAll();                        //更新cache

希望能帮助你