双核工作下，UPP不工作

tulipyyf

  f; Z% h; ~: V4 h/ W内核文件不用后来证明不用旧的~~~
" b3 Q# |8 B! M实际上我就是在创龙的样板上进行了修改
主要改动 1 移植到SYSBIOS中运行
, ^$ F* O' Q! r, S1 R. d               2 因需要时刻储存，所以FPGA发送一次下降沿脉冲，DSP核心中断收到后，执行一次完整的UPP重载，只是重载时，需要把DDR存储接收地址更新，然后开始接收UPP数据
5 O0 f; V! Q! }3 H+ n' ^               3 重载之前，需要 CacheWBInvAll();                        //更新cache
' Q1 l5 l9 f# ]& H* h
* w' H) Q; R3 @8 A+ N希望能帮助你