双核工作下，UPP不工作

tulipyyf

# o) D; A' [- F/ A  ?内核文件不用后来证明不用旧的~~~
& i% z, U4 `: r; o0 K4 t3 P实际上我就是在创龙的样板上进行了修改
主要改动 1 移植到SYSBIOS中运行
9 A9 s2 M5 v! V- H% ~8 h  p& _$ _               2 因需要时刻储存，所以FPGA发送一次下降沿脉冲，DSP核心中断收到后，执行一次完整的UPP重载，只是重载时，需要把DDR存储接收地址更新，然后开始接收UPP数据
               3 重载之前，需要 CacheWBInvAll();                        //更新cache

+ @$ E! d3 }/ ~- E3 o希望能帮助你