|
|
本帖最后由 tulipyyf 于 2015-8-11 10:15 编辑
5 }0 @8 o0 L: J, U, L4 e' ?
+ s) L" R& _' S! S9 d2 n0 c+ n) ]内核文件不用后来证明不用旧的~~~
; \8 O& f- U* { a, h' v2 m( e实际上我就是在创龙的样板上进行了修改$ X3 a0 ]- j# w; y2 M5 Q
主要改动 1 移植到SYSBIOS中运行; h' ?& o/ W$ k1 \, @6 n
2 因需要时刻储存，所以FPGA发送一次下降沿脉冲，DSP核心中断收到后，执行一次完整的UPP重载，只是重载时，需要把DDR存储接收地址更新，然后开始接收UPP数据) b* I+ e3 b6 W& }- Y
3 重载之前，需要 CacheWBInvAll(); //更新cache% g" N+ W$ y- |2 R. S- l
7 I1 b* \7 c& M7 K8 n4 Q9 V& l希望能帮助你 |
|
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
楼主