我是用的TL138/1808/6748F-EVM-A2的核心板，* G8 E, F! y4 _/ o' R9 K
FPGA 端是造的1-2048的递增数，每隔150ms发送一次，采用创龙提供的裸机历程upp_A_receive可以通过串口打印验证数据正常. J4 D/ k: U, d/ C- V1 a
但是跑sys/bios后发现每次接收到的数据都是后八个字节为全0，前面的数据正常；1 T3 v; y* O6 P5 ~! w
无论是改变单次FPGA发送的数据量大小，还是改变DMA窗口的大小，每次都是后八个字节全为0，不知道是那里的问题。+ J |6 S# s* U1 }* E3 m) m Q
下图是窗口打印的接收到的数据' l9 b( w1 s, l% e, v; `
请各位前辈指教; W' u, x3 g: f6 {" I
Q) u E t! y4 O7 D$ a
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
发表于 2019-12-6 10:47:56
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖