Omapl138 emif cs5 挂接16c554总线没有动作问题

custar

您好！ 我们使用 创龙omapl138核心板 + 自制底板的方案通过emif cs5 扩展 16c554，使用最新的u-boot和内核，通过sd卡启动，内核和文件系统全部在SD卡上，在这种情况下在Board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005，用来设置EMIF总线频率为456M/6=76M，但是发现操作CS5对应的ioremap后的地址，总线地址线并没有动作。我想请教一下：

2 d' B/ h$ |: u; n1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了？
2.在board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005, 这样设置是否能起作用？
3.要让cs5正常工作需要注意哪些寄存器的设置，目前只设置了CE5CFG寄存器。

搞了好久CS5都不能正常工作，还请帮忙解答一下疑问，多谢！
/ f$ ?( d- D4 M
) |, q+ `5 R# c  O

custar

在11.06号的内核代码里board-da850-evm.c的da850_evm_init中会调用da850_set_emif_clk_rate函数去设置pll0_sysclk3寄存器为0x8002,通过仿真器，从dsp端读出的寄存器值也是0x8002
( F# H8 K$ T- k. `+ b9 I% j$ ]" Z

custar

teddy 发表于 2014-12-1 22:39
; S# P) x& ^" Q: p. P) H" z您好！请确认你的pll0_sysclk3的ratio = 00010是否正确，这里的值应该是0x8003。

teddy,  pll0_sysclk3的值是0x8002,内核是百度网盘上2014.11.06最新版本

teddy

您好！请确认你的pll0_sysclk3的ratio = 00010是否正确，这里的值应该是0x8003。
* v  Z5 j0 [9 ?9 E6 }

custar

teddy 发表于 2014-11-30 16:48
4 t# |5 e) p( c5 u你好，456/4=114M。请注意emifa 8bit 数据的连接方式（如附件）。

好的! teddy, EMIF时钟频率还是没搞清楚，在开发板系统起来之后，通过仿真器去查看寄存器 prediv、pllm和postdiv以及pll0_sysclk3寄存器, prediv 的ratio = 0，pllm的值为18, postdiv的ratio = 0, pll0_sysclk3的ratio = 00010，
# p7 s2 S  N6 h. z1 T如果核心板用的是24M晶振，那么24x1= 24, 24 x 19 = 456, 456/1 = 456, 456/3 = 152, 那么EMIF应该是152M, 可是davinci_nand.c中按照aemif的114M频率来配置时序，能否帮忙详细解释一下开发板的时钟频率的设置。

teddy

你好，456/4=114M。请注意emifa 8bit 数据的连接方式（如附件）。
* Q; X4 `0 i% ]+ ]& ~
- _1 Z6 F5 c2 l8 N( T( N1 x' J% c; G

custar

teddy 发表于 2014-11-27 10:03
* ]. x% ^( _+ x) Q$ U6 ^# ]. o- N1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了 ...

$ c6 L/ O7 C$ p. s多谢您的解答，还有些问题没搞明白
1.目前我在board_da850_evm.c中的da850_set_emif_clk_rate里打印出来sys0_clk3的寄存器为0x8002 也就是div3 = 76M, 可是在davinci_nand.c中的davinci_aemif_setup_timing初始化nand时序时设置时使用的时钟频率为aemif，而aemif在clk初始化的时候添加打印打印出来的时钟是114000000，这样的话EMIF是哪一个频率？
$ R2 W3 V. U) d; y% c$ v        aemif_clk = clk_get(NULL, "aemif");
2 C8 M8 D' N; m2 {- Y! a        if (IS_ERR(aemif_clk))
# G0 y+ i& L1 c" @+ v' g* d( i                return PTR_ERR(aemif_clk);

: ]- t% @1 ]  W        clkrate = clk_get_rate(aemif_clk);

        clkrate /= 1000;        /* turn clock into kHz for ease of use */
7 @. F0 W+ T! i, T  u! D9 W
        ta        = aemif_calc_rate(t->ta, clkrate, TA_MAX);
  s; d! C8 [$ C2 b        rhold        = aemif_calc_rate(t->rhold, clkrate, RHOLD_MAX);
        rstrobe        = aemif_calc_rate(t->rstrobe, clkrate, RSTROBE_MAX);
        rsetup        = aemif_calc_rate(t->rsetup, clkrate, RSETUP_MAX);
9 r; f: k: P2 f  _8 A5 a; f, G        whold        = aemif_calc_rate(t->whold, clkrate, WHOLD_MAX);
        wstrobe        = aemif_calc_rate(t->wstrobe, clkrate, WSTROBE_MAX);
        wsetup        = aemif_calc_rate(t->wsetup, clkrate, WSETUP_MAX);
6 Q; n2 @7 n: t9 ^' R: a2.我的板子上接的16c554只连接了8根数据线，所以设置成8bit数据位宽，地址线接了A15---A10结合片选CS5做译码，A4---A2接到16C554的A2--A0, 在这种情况下不停的用内核定时器访问0x6600E000物理地址进行 io_remap后的虚拟地址，板子上cs5没有动作，地址线上只有A2-A0有动作，我们这样的硬件设计和软件配置有没有问题，是不是应该配置成16位数据位宽，计算CS5的物理地址是不是应该做一下地址移位和映射？
0 G+ V; F, y: C
1 {  Q8 b; d$ r# e0 e期待您的解答。
) a* X; z5 z6 j6 E& m4 u

teddy

1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了？
) {; z. m1 l  T1 y现在emifa在u-boot里面配置的频率是114M；无论从那个地方启动，emifa总线模块是使能的。
2.在board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005, 这样设置是否能起作用？
可以起作用的，不过需要使用ioremap对物理地址做映射，内核才能访问。
/ O. S# K" y1 C! T3.要让cs5正常工作需要注意哪些寄存器的设置，目前只设置了CE5CFG寄存器。
4 l5 O8 q. }( w( M& C1 R) S下面我给的是CS2的一个配置例子，您可以参考下：
#define DA8XX_AEMIF_CE2CFG_OFFSET        0x10
#define DA8XX_AEMIF_CE4CFG_OFFSET        0x18
$ {# g0 Y6 ?) r! s$ W8 c#define DA8XX_AEMIF_CE5CFG_OFFSET        0x1c
#define DA8XX_AEMIF_ASIZE_MASK                0x3
7 U6 F- c1 O/ g, a#define DA8XX_AEMIF_ASIZE_16BIT                0x1
#define DA8XX_AEMIF_ASIZE_8BIT                0x0
) d' \$ {4 C# m9 a4 f. Z
! w! {1 z! v, m. i4 ?4 t( p) E#if defined(CONFIG_MACH_DAVINCI_DA850_PHYSMAP_FLASH)
% v1 `) `* ~' H) _: Z* D0 _static void __init da850_evm_init_nor(void)
# y6 G* v( y. K6 @{
3 x! E5 |* W  L& M3 z        void __iomem *aemif_addr;
! f2 N: T; [3 v0 j  c0 H# I. j
& D% g* z7 ~: {7 ^# \: ~  @) q        aemif_addr = ioremap(DA8XX_AEMIF_CTL_BASE, SZ_32K);

: k5 k7 q" h: Z9 c        /* Configure data bus width of CS2 to 16 bit */
$ F: t9 z1 [. X3 S9 r4 U( Z        writel(readl(aemif_addr + DA8XX_AEMIF_CE2CFG_OFFSET) |
                DA8XX_AEMIF_ASIZE_16BIT,
                aemif_addr + DA8XX_AEMIF_CE2CFG_OFFSET);
6 W. R3 u. r. K
6 t" X. P' ?/ m9 z" t: a* X        iounmap(aemif_addr);
}
! ~8 ]9 i5 U2 g- H, y* f#endif
! m' R' ~& Z3 [6 y' f

custar

纠正一下问题 OMAPL138的U-BOOT和内核设置PLLM和POSTDIV之后到SYS0_CLK3的频率是多少，内核默认配置sys0_clk3的分频系数是2 也就是div3