Omapl138 emif cs5 挂接16c554总线没有动作问题

custar

您好！ 我们使用 创龙omapl138核心板 + 自制底板的方案通过emif cs5 扩展 16c554，使用最新的u-boot和内核，通过sd卡启动，内核和文件系统全部在SD卡上，在这种情况下在Board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005，用来设置EMIF总线频率为456M/6=76M，但是发现操作CS5对应的ioremap后的地址，总线地址线并没有动作。我想请教一下：

) k: I0 ^! |8 P( f1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了？
  p/ A3 @. p$ W+ L8 X2.在board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005, 这样设置是否能起作用？
* f* L6 b' c5 c. U/ o0 L( w3.要让cs5正常工作需要注意哪些寄存器的设置，目前只设置了CE5CFG寄存器。
8 Z3 L3 J% ?) Y
搞了好久CS5都不能正常工作，还请帮忙解答一下疑问，多谢！
- F% l3 W7 y, z7 i+ [- \

custar

在11.06号的内核代码里board-da850-evm.c的da850_evm_init中会调用da850_set_emif_clk_rate函数去设置pll0_sysclk3寄存器为0x8002,通过仿真器，从dsp端读出的寄存器值也是0x8002

custar

teddy 发表于 2014-12-1 22:39
您好！请确认你的pll0_sysclk3的ratio = 00010是否正确，这里的值应该是0x8003。

teddy,  pll0_sysclk3的值是0x8002,内核是百度网盘上2014.11.06最新版本
# q$ _; s$ [- ]) M% [

teddy

您好！请确认你的pll0_sysclk3的ratio = 00010是否正确，这里的值应该是0x8003。
, L) M  d; k' R: G/ I  }

custar

teddy 发表于 2014-11-30 16:48
你好，456/4=114M。请注意emifa 8bit 数据的连接方式（如附件）。

好的! teddy, EMIF时钟频率还是没搞清楚，在开发板系统起来之后，通过仿真器去查看寄存器 prediv、pllm和postdiv以及pll0_sysclk3寄存器, prediv 的ratio = 0，pllm的值为18, postdiv的ratio = 0, pll0_sysclk3的ratio = 00010，
: Y2 U# T6 R% u) `0 w如果核心板用的是24M晶振，那么24x1= 24, 24 x 19 = 456, 456/1 = 456, 456/3 = 152, 那么EMIF应该是152M, 可是davinci_nand.c中按照aemif的114M频率来配置时序，能否帮忙详细解释一下开发板的时钟频率的设置。
# I& K, s" q! j9 n; @/ _/ Q

teddy

你好，456/4=114M。请注意emifa 8bit 数据的连接方式（如附件）。

custar

teddy 发表于 2014-11-27 10:03
# s) r) a5 G3 s% i2 [8 Q& {/ v% E1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了 ...

! u! ^: H0 c& W( ?( ], \3 v# i多谢您的解答，还有些问题没搞明白
1.目前我在board_da850_evm.c中的da850_set_emif_clk_rate里打印出来sys0_clk3的寄存器为0x8002 也就是div3 = 76M, 可是在davinci_nand.c中的davinci_aemif_setup_timing初始化nand时序时设置时使用的时钟频率为aemif，而aemif在clk初始化的时候添加打印打印出来的时钟是114000000，这样的话EMIF是哪一个频率？
; t) x2 J7 B+ w$ `: l- m        aemif_clk = clk_get(NULL, "aemif");
! [7 S& Q" J2 Q5 |3 W* V        if (IS_ERR(aemif_clk))
- R: ]7 y$ n+ e1 e; R) U$ z( [                return PTR_ERR(aemif_clk);
: o1 X5 @) }0 J! h
) T7 m" Y0 N8 R4 q6 S        clkrate = clk_get_rate(aemif_clk);
" I& ?4 {. M. C4 V
0 U! h$ Z! j/ s$ d0 ?* b  N        clkrate /= 1000;        /* turn clock into kHz for ease of use */
* }  M/ y5 ~# {+ _$ X6 w
        ta        = aemif_calc_rate(t->ta, clkrate, TA_MAX);
) g# B) `# ]: b) ~        rhold        = aemif_calc_rate(t->rhold, clkrate, RHOLD_MAX);
/ Z3 A1 W6 Y  R/ C/ U- B) A; u        rstrobe        = aemif_calc_rate(t->rstrobe, clkrate, RSTROBE_MAX);
' C3 b; @4 n, B; q' X        rsetup        = aemif_calc_rate(t->rsetup, clkrate, RSETUP_MAX);
        whold        = aemif_calc_rate(t->whold, clkrate, WHOLD_MAX);
( p9 _  S4 H0 D) _# I5 I        wstrobe        = aemif_calc_rate(t->wstrobe, clkrate, WSTROBE_MAX);
        wsetup        = aemif_calc_rate(t->wsetup, clkrate, WSETUP_MAX);
2.我的板子上接的16c554只连接了8根数据线，所以设置成8bit数据位宽，地址线接了A15---A10结合片选CS5做译码，A4---A2接到16C554的A2--A0, 在这种情况下不停的用内核定时器访问0x6600E000物理地址进行 io_remap后的虚拟地址，板子上cs5没有动作，地址线上只有A2-A0有动作，我们这样的硬件设计和软件配置有没有问题，是不是应该配置成16位数据位宽，计算CS5的物理地址是不是应该做一下地址移位和映射？

期待您的解答。
& f) w* R0 C. a5 @8 Q# e

teddy

1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了？
现在emifa在u-boot里面配置的频率是114M；无论从那个地方启动，emifa总线模块是使能的。
; o' S: M0 N% p2.在board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005, 这样设置是否能起作用？
% S0 {& h, X8 x& B# \4 M可以起作用的，不过需要使用ioremap对物理地址做映射，内核才能访问。
3.要让cs5正常工作需要注意哪些寄存器的设置，目前只设置了CE5CFG寄存器。
下面我给的是CS2的一个配置例子，您可以参考下：
& Z; B1 Y; ^' D+ P; p7 }8 u#define DA8XX_AEMIF_CE2CFG_OFFSET        0x10
#define DA8XX_AEMIF_CE4CFG_OFFSET        0x18
  L+ l! ~( ~) r- w8 U$ ?: ^#define DA8XX_AEMIF_CE5CFG_OFFSET        0x1c
- \8 I6 \! f4 Q5 `% O( D, D#define DA8XX_AEMIF_ASIZE_MASK                0x3
#define DA8XX_AEMIF_ASIZE_16BIT                0x1
#define DA8XX_AEMIF_ASIZE_8BIT                0x0
1 G9 Y7 s# ^' s* @
  |/ `+ P+ i7 Y* P- e#if defined(CONFIG_MACH_DAVINCI_DA850_PHYSMAP_FLASH)
. k2 ?- D- C/ g; u7 W! U3 Dstatic void __init da850_evm_init_nor(void)
{
3 w4 }+ P' a1 n: I4 V1 R. H& O. m        void __iomem *aemif_addr;

        aemif_addr = ioremap(DA8XX_AEMIF_CTL_BASE, SZ_32K);
* w5 b. x. m6 `
        /* Configure data bus width of CS2 to 16 bit */
        writel(readl(aemif_addr + DA8XX_AEMIF_CE2CFG_OFFSET) |
% L: O. J. }( P- U. I. b                DA8XX_AEMIF_ASIZE_16BIT,
                aemif_addr + DA8XX_AEMIF_CE2CFG_OFFSET);
; A" @  ^0 i! n$ l  S. V2 k: b, _
        iounmap(aemif_addr);
}
5 x' c. h. {2 C. _5 o  y0 k7 r#endif
& y, u$ ]& w- m

custar

纠正一下问题 OMAPL138的U-BOOT和内核设置PLLM和POSTDIV之后到SYS0_CLK3的频率是多少，内核默认配置sys0_clk3的分频系数是2 也就是div3
. R% o8 L5 u9 ^) N  H9 B, g( H