Omapl138 emif cs5 挂接16c554总线没有动作问题

custar

您好！ 我们使用 创龙omapl138核心板 + 自制底板的方案通过emif cs5 扩展 16c554，使用最新的u-boot和内核，通过sd卡启动，内核和文件系统全部在SD卡上，在这种情况下在Board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005，用来设置EMIF总线频率为456M/6=76M，但是发现操作CS5对应的ioremap后的地址，总线地址线并没有动作。我想请教一下：

1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了？
2.在board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005, 这样设置是否能起作用？
  G4 m* f& a+ \+ N$ ]9 n0 ~5 O3.要让cs5正常工作需要注意哪些寄存器的设置，目前只设置了CE5CFG寄存器。
( g' a3 O* K( c3 o
/ O' W) M) f. K; v! ~, ~- G搞了好久CS5都不能正常工作，还请帮忙解答一下疑问，多谢！

custar

在11.06号的内核代码里board-da850-evm.c的da850_evm_init中会调用da850_set_emif_clk_rate函数去设置pll0_sysclk3寄存器为0x8002,通过仿真器，从dsp端读出的寄存器值也是0x8002

custar

teddy 发表于 2014-12-1 22:39
' K  U# C5 V" ~  y' c您好！请确认你的pll0_sysclk3的ratio = 00010是否正确，这里的值应该是0x8003。

teddy,  pll0_sysclk3的值是0x8002,内核是百度网盘上2014.11.06最新版本
6 E# k$ ^. i  a% w. i. u

teddy

您好！请确认你的pll0_sysclk3的ratio = 00010是否正确，这里的值应该是0x8003。
7 Y% w! g$ F: E) n2 ~5 A2 g

custar

teddy 发表于 2014-11-30 16:48
+ J9 _8 h1 P- R# Y1 n, y" G你好，456/4=114M。请注意emifa 8bit 数据的连接方式（如附件）。

好的! teddy, EMIF时钟频率还是没搞清楚，在开发板系统起来之后，通过仿真器去查看寄存器 prediv、pllm和postdiv以及pll0_sysclk3寄存器, prediv 的ratio = 0，pllm的值为18, postdiv的ratio = 0, pll0_sysclk3的ratio = 00010，
0 |8 l! Z/ U3 g- M如果核心板用的是24M晶振，那么24x1= 24, 24 x 19 = 456, 456/1 = 456, 456/3 = 152, 那么EMIF应该是152M, 可是davinci_nand.c中按照aemif的114M频率来配置时序，能否帮忙详细解释一下开发板的时钟频率的设置。
2 Q) Y+ E' _: c% u0 W

teddy

你好，456/4=114M。请注意emifa 8bit 数据的连接方式（如附件）。

custar

teddy 发表于 2014-11-27 10:03
' v+ A. S* e" h8 I/ B  I1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了 ...

* p1 l; O& }8 v' o多谢您的解答，还有些问题没搞明白
% E5 _8 s: j) G+ E4 }1.目前我在board_da850_evm.c中的da850_set_emif_clk_rate里打印出来sys0_clk3的寄存器为0x8002 也就是div3 = 76M, 可是在davinci_nand.c中的davinci_aemif_setup_timing初始化nand时序时设置时使用的时钟频率为aemif，而aemif在clk初始化的时候添加打印打印出来的时钟是114000000，这样的话EMIF是哪一个频率？
        aemif_clk = clk_get(NULL, "aemif");
        if (IS_ERR(aemif_clk))
3 |9 z5 p, ]: a( M- K                return PTR_ERR(aemif_clk);
# `4 V' I2 T1 O6 }" |4 L* [
& j) i% v. G: R* S+ r1 e* L        clkrate = clk_get_rate(aemif_clk);

        clkrate /= 1000;        /* turn clock into kHz for ease of use */
6 W9 v7 `4 ]& o" g2 m, u+ |& C
; S/ p- y- w+ @        ta        = aemif_calc_rate(t->ta, clkrate, TA_MAX);
' s* \* G2 H) f% ]8 D        rhold        = aemif_calc_rate(t->rhold, clkrate, RHOLD_MAX);
        rstrobe        = aemif_calc_rate(t->rstrobe, clkrate, RSTROBE_MAX);
4 \' R% J1 U: ?" G/ c. e        rsetup        = aemif_calc_rate(t->rsetup, clkrate, RSETUP_MAX);
        whold        = aemif_calc_rate(t->whold, clkrate, WHOLD_MAX);
2 q: g3 r+ k* _5 ?$ n4 x        wstrobe        = aemif_calc_rate(t->wstrobe, clkrate, WSTROBE_MAX);
        wsetup        = aemif_calc_rate(t->wsetup, clkrate, WSETUP_MAX);
2.我的板子上接的16c554只连接了8根数据线，所以设置成8bit数据位宽，地址线接了A15---A10结合片选CS5做译码，A4---A2接到16C554的A2--A0, 在这种情况下不停的用内核定时器访问0x6600E000物理地址进行 io_remap后的虚拟地址，板子上cs5没有动作，地址线上只有A2-A0有动作，我们这样的硬件设计和软件配置有没有问题，是不是应该配置成16位数据位宽，计算CS5的物理地址是不是应该做一下地址移位和映射？
! e# h* Y* r, I; E
0 A& ~6 \. b5 p3 a9 v5 G期待您的解答。

teddy

1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了？
5 V7 t# x  q  A* c1 a* N  {! f. L现在emifa在u-boot里面配置的频率是114M；无论从那个地方启动，emifa总线模块是使能的。
, s1 j' ?' R, I2.在board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005, 这样设置是否能起作用？
可以起作用的，不过需要使用ioremap对物理地址做映射，内核才能访问。
3.要让cs5正常工作需要注意哪些寄存器的设置，目前只设置了CE5CFG寄存器。
下面我给的是CS2的一个配置例子，您可以参考下：
#define DA8XX_AEMIF_CE2CFG_OFFSET        0x10
#define DA8XX_AEMIF_CE4CFG_OFFSET        0x18
6 a! y  h& k3 I# S7 A# q#define DA8XX_AEMIF_CE5CFG_OFFSET        0x1c
#define DA8XX_AEMIF_ASIZE_MASK                0x3
7 I' s$ N3 O! z8 B- w! P; Q#define DA8XX_AEMIF_ASIZE_16BIT                0x1
#define DA8XX_AEMIF_ASIZE_8BIT                0x0

2 u8 P! ~1 G7 [/ d4 l#if defined(CONFIG_MACH_DAVINCI_DA850_PHYSMAP_FLASH)
5 U! S* u* U. e2 w7 U* c8 ^0 N. l, b4 K% ustatic void __init da850_evm_init_nor(void)
  ~$ P4 J7 Q4 n, l" L{
, x7 ~4 m% h7 k6 j$ Z0 g$ ~: H& [: n        void __iomem *aemif_addr;
3 Z' N2 E  j  t
/ K% a, Q6 M2 G! e1 Y% I6 [        aemif_addr = ioremap(DA8XX_AEMIF_CTL_BASE, SZ_32K);

        /* Configure data bus width of CS2 to 16 bit */
7 y, t* w$ o# b$ H2 r        writel(readl(aemif_addr + DA8XX_AEMIF_CE2CFG_OFFSET) |
                DA8XX_AEMIF_ASIZE_16BIT,
                aemif_addr + DA8XX_AEMIF_CE2CFG_OFFSET);

( [7 b7 j* T* @+ {: A% p  v        iounmap(aemif_addr);
}
#endif

custar

纠正一下问题 OMAPL138的U-BOOT和内核设置PLLM和POSTDIV之后到SYS0_CLK3的频率是多少，内核默认配置sys0_clk3的分频系数是2 也就是div3
6 }, `5 N! F8 o9 `% W  x7 y