Omapl138 emif cs5 挂接16c554总线没有动作问题

custar

您好！ 我们使用 创龙omapl138核心板 + 自制底板的方案通过emif cs5 扩展 16c554，使用最新的u-boot和内核，通过sd卡启动，内核和文件系统全部在SD卡上，在这种情况下在Board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005，用来设置EMIF总线频率为456M/6=76M，但是发现操作CS5对应的ioremap后的地址，总线地址线并没有动作。我想请教一下：

% o8 R5 v/ G* y7 i8 J7 l1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了？
, w& u2 ~/ }5 D$ l, M% `2.在board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005, 这样设置是否能起作用？
0 l6 e+ I; c9 J+ m3.要让cs5正常工作需要注意哪些寄存器的设置，目前只设置了CE5CFG寄存器。

搞了好久CS5都不能正常工作，还请帮忙解答一下疑问，多谢！
3 N$ y% l2 i- \
! N6 d( L9 M4 ], v: H. X3 n3 m

custar

在11.06号的内核代码里board-da850-evm.c的da850_evm_init中会调用da850_set_emif_clk_rate函数去设置pll0_sysclk3寄存器为0x8002,通过仿真器，从dsp端读出的寄存器值也是0x8002

custar

teddy 发表于 2014-12-1 22:39
+ F) n6 k2 s0 k1 S! u3 X您好！请确认你的pll0_sysclk3的ratio = 00010是否正确，这里的值应该是0x8003。

" d4 R' }4 u, W! dteddy,  pll0_sysclk3的值是0x8002,内核是百度网盘上2014.11.06最新版本

teddy

您好！请确认你的pll0_sysclk3的ratio = 00010是否正确，这里的值应该是0x8003。
( v. P. ], @- c6 o. r3 j

custar

teddy 发表于 2014-11-30 16:48
你好，456/4=114M。请注意emifa 8bit 数据的连接方式（如附件）。

( x* Q8 o  |; e% v" n9 u. L好的! teddy, EMIF时钟频率还是没搞清楚，在开发板系统起来之后，通过仿真器去查看寄存器 prediv、pllm和postdiv以及pll0_sysclk3寄存器, prediv 的ratio = 0，pllm的值为18, postdiv的ratio = 0, pll0_sysclk3的ratio = 00010，
如果核心板用的是24M晶振，那么24x1= 24, 24 x 19 = 456, 456/1 = 456, 456/3 = 152, 那么EMIF应该是152M, 可是davinci_nand.c中按照aemif的114M频率来配置时序，能否帮忙详细解释一下开发板的时钟频率的设置。
: d, X( l6 [1 R" Z" K

teddy

你好，456/4=114M。请注意emifa 8bit 数据的连接方式（如附件）。
" X9 I, }1 E2 \" h  M7 b

custar

teddy 发表于 2014-11-27 10:03
9 ?4 v3 P3 X" L9 ~0 v- b1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了 ...

多谢您的解答，还有些问题没搞明白
4 |8 [% {' T5 @8 O# b" j1.目前我在board_da850_evm.c中的da850_set_emif_clk_rate里打印出来sys0_clk3的寄存器为0x8002 也就是div3 = 76M, 可是在davinci_nand.c中的davinci_aemif_setup_timing初始化nand时序时设置时使用的时钟频率为aemif，而aemif在clk初始化的时候添加打印打印出来的时钟是114000000，这样的话EMIF是哪一个频率？
9 c. w! {- {: ^. U9 z7 G) M$ U        aemif_clk = clk_get(NULL, "aemif");
        if (IS_ERR(aemif_clk))
  |2 u& S. I, D' V* S6 Z9 |0 n# i: p                return PTR_ERR(aemif_clk);
6 A! u, Y# |4 P1 @( F6 n, M' q
3 S8 N5 P9 N8 v( u4 e! V6 x* Z        clkrate = clk_get_rate(aemif_clk);
" N. a% j2 c& z
        clkrate /= 1000;        /* turn clock into kHz for ease of use */

, [' h) H9 r7 s- w        ta        = aemif_calc_rate(t->ta, clkrate, TA_MAX);
        rhold        = aemif_calc_rate(t->rhold, clkrate, RHOLD_MAX);
% T3 d. T3 L5 |: m/ o0 l6 u        rstrobe        = aemif_calc_rate(t->rstrobe, clkrate, RSTROBE_MAX);
        rsetup        = aemif_calc_rate(t->rsetup, clkrate, RSETUP_MAX);
        whold        = aemif_calc_rate(t->whold, clkrate, WHOLD_MAX);
; l" G. y3 m' P        wstrobe        = aemif_calc_rate(t->wstrobe, clkrate, WSTROBE_MAX);
6 z( L7 k$ g0 D        wsetup        = aemif_calc_rate(t->wsetup, clkrate, WSETUP_MAX);
2.我的板子上接的16c554只连接了8根数据线，所以设置成8bit数据位宽，地址线接了A15---A10结合片选CS5做译码，A4---A2接到16C554的A2--A0, 在这种情况下不停的用内核定时器访问0x6600E000物理地址进行 io_remap后的虚拟地址，板子上cs5没有动作，地址线上只有A2-A0有动作，我们这样的硬件设计和软件配置有没有问题，是不是应该配置成16位数据位宽，计算CS5的物理地址是不是应该做一下地址移位和映射？
  {: w% l; {5 {' m8 r% z5 S/ H
/ s# J7 A7 r, H$ C+ @! O期待您的解答。

teddy

1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了？
现在emifa在u-boot里面配置的频率是114M；无论从那个地方启动，emifa总线模块是使能的。
2.在board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005, 这样设置是否能起作用？
8 }  V, r: _% @- L可以起作用的，不过需要使用ioremap对物理地址做映射，内核才能访问。
) s7 i5 }/ h% |" ^6 x/ b# F3.要让cs5正常工作需要注意哪些寄存器的设置，目前只设置了CE5CFG寄存器。
下面我给的是CS2的一个配置例子，您可以参考下：
#define DA8XX_AEMIF_CE2CFG_OFFSET        0x10
2 O: H. _6 F; O! ]; U  G  Y#define DA8XX_AEMIF_CE4CFG_OFFSET        0x18
6 M3 X4 n9 m$ j#define DA8XX_AEMIF_CE5CFG_OFFSET        0x1c
#define DA8XX_AEMIF_ASIZE_MASK                0x3
+ Z& Q0 C9 l. x9 a: S/ C#define DA8XX_AEMIF_ASIZE_16BIT                0x1
#define DA8XX_AEMIF_ASIZE_8BIT                0x0

#if defined(CONFIG_MACH_DAVINCI_DA850_PHYSMAP_FLASH)
/ P6 ]" q" m1 h5 O( \# Rstatic void __init da850_evm_init_nor(void)
{
& l+ s# l) m. l        void __iomem *aemif_addr;

; u) J# W4 G% T, H* u        aemif_addr = ioremap(DA8XX_AEMIF_CTL_BASE, SZ_32K);
) c5 U0 ^. [6 A1 A. O2 L6 o
1 b  v& H4 i7 E2 I        /* Configure data bus width of CS2 to 16 bit */
/ `  ^1 V9 w8 w9 n' V+ A4 a9 W        writel(readl(aemif_addr + DA8XX_AEMIF_CE2CFG_OFFSET) |
7 K1 A4 t% M3 E5 |                DA8XX_AEMIF_ASIZE_16BIT,
3 |: O# P1 s- K4 l7 n                aemif_addr + DA8XX_AEMIF_CE2CFG_OFFSET);
) j5 n) t, K8 C6 I  i2 H( U
        iounmap(aemif_addr);
}
" x4 Y. J* i/ i; [% Z- j8 o5 N; v9 L#endif

custar

纠正一下问题 OMAPL138的U-BOOT和内核设置PLLM和POSTDIV之后到SYS0_CLK3的频率是多少，内核默认配置sys0_clk3的分频系数是2 也就是div3