双核工作下，UPP不工作

tulipyyf

创龙工程师：
     你好，我是保定炜达电力的
. p2 V3 ?' E& R; F: x     咨询问一个问题，我OMAPL138的DSP核部分已经用DSP仿真器调试通过了，使用SYSBIOS系统，UPP采集FPGA的数据，只使用UPP的A口，在初始化UPP时，修改了贵司的初始化文件（XDATA数据线因与LCD公用，所以修改）
; j8 }" a, F" J
void UPPPinMuxSetup(void)
{
+ I3 Q9 _' u) U% S7 h unsigned int savePinmux13 = 0;
. }! P% u% p/ A  l1 a unsigned int savePinmux14 = 0;
unsigned int savePinmux15 = 0;
unsigned int savePinmux16 = 0;
' Q: U- ~# Z' y, V( K unsigned int savePinmux17 = 0;
5 H: |% ?8 U6 G; _ unsigned int savePinmux18 = 0;
/* all pins (channel A, channel B, DATA, and XDATA)*/
savePinmux13 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(13)) & 0x0000FFFF);    //不要的输入F
savePinmux14 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(14)) & 0x000000FF);
( Y. V% ~, h: C- j( |' S savePinmux15 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(15)) & 0x00000000);
, u8 \5 p' T) W( ^" X2 k savePinmux16 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(16)) & 0xFFFFFF00);
//savePinmux16 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(16)) & 0x00000000);
//savePinmux17 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(17)) & 0x00000000);
//savePinmux18 = (HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(18)) & 0xFF000000);
( Y! [" B2 T. ]; |4 Z, ~) e HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(13)) = (0x44440000 | savePinmux13);
HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(14)) = (0x44444400 | savePinmux14);
6 ~8 a. y3 M  b1 w+ e: r HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(15)) = (0x44444444 | savePinmux15);
HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(16)) = (0x00000044 | savePinmux16);
4 w, N6 |8 W# C; G# m- E+ {% w //HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(16)) = (0x44444444 | savePinmux16);
//HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(17)) = (0x44444444 | savePinmux17);
# j$ e% A' ?. s& _ //HWREG(SOC_SYSCFG_0_REGS + SYSCFG0_PINMUX(18)) = (0x00444444 | savePinmux18);
}

     现在我的问题是，我DSP核心独立仿真调试没有问题了，但是现在OMAPL138 linux系统启动后，再加载DSP核应用程序，居然UPP中断不工作了，不知道是为什么，是不是LINUX系统与DSP有冲突，麻烦指导看一下。
+ ?- _: |$ t- }' N4 A; J5 s" V  Z5 a


* s9 D* y$ `, \# d6 I. V0 P

tulipyyf

  t; j: ~0 c4 V* V
内核文件不用后来证明不用旧的~~~
实际上我就是在创龙的样板上进行了修改
主要改动 1 移植到SYSBIOS中运行
  {+ o6 Z$ M" d! Q               2 因需要时刻储存，所以FPGA发送一次下降沿脉冲，DSP核心中断收到后，执行一次完整的UPP重载，只是重载时，需要把DDR存储接收地址更新，然后开始接收UPP数据
               3 重载之前，需要 CacheWBInvAll();                        //更新cache
; L8 Y; ]3 {4 k2 U
% u% J1 C7 e" x: B9 o  w希望能帮助你  

8225621

tulipyyf 发表于 2015-8-7 16:38
/ h. B! k8 t4 o: @0 kDDR存储使用的是缓存~~~

( c; U( e2 q+ Y3 i哦，但我还是想知道你是具体怎么解决的。对于内核文件要用旧的一直不理解。

tulipyyf

DDR存储使用的是缓存~~~

tulipyyf

我当时是upp定时从FPGA中读取数据，upp存储的数据直接放到DDR上，所以DDR上是存在一致性问题的~~

8225621

tulipyyf 发表于 2015-8-4 08:27
  g8 g/ P3 B8 G% z0 c& d当时应该最后是因为内存使用一致性问题导致的~~~你可以查看一下内存使用一致性文档~~~
“TI C64x+ DSP CACH ...

我看了下，好像没有使用缓存，应该跟一致性 没有关系吧。

tulipyyf

当时应该最后是因为内存使用一致性问题导致的~~~你可以查看一下内存使用一致性文档~~~
“TI C64x+ DSP CACHE一致性分析与维护”那篇文献写的很清楚

8225621

tulipyyf 发表于 2015-1-29 17:14
问题解决了，原来内核文件要用旧的

* e/ m+ Y8 j( n% I- i" C不好意思，打扰了，我现在所遇到的问题和你一模一样，看了你的回复说；内核文件要用旧的，不知道什么意思。麻烦告知下，谢谢

tulipyyf

问题解决了，原来内核文件要用旧的
# k; {3 s! ~  B/ Q

tulipyyf

再次补充说明 LINUX启动时已经如下设置，DDR不应该有冲突
setenv bootargs console=ttyS2,115200n8 root=/dev/mmcblk0p2 rw rootfstype=ext3 mem=32M@0xc0000000 mem=64M@0xc4000000