关于使用OMAPL138的Timer64P输出频率为100KHz的定时器中断的问题

GordonGong

使用OMAPL138的Timer64P输出频率为100KHz的定时器中断，并用GPIO输出接示波器观察波形，发现周期与定时器计算值不一样，换算的频率值达不到100KHz。定时器用了2种方式配置。1.64Bit通用计数器Timer64P2，内部时钟输入为228MHz，低32bit配置为2280（0x8E8），高32bit为0；2.32Bit Unchained 独立计数器Timer64P1的定时器1：2，内部时钟输入为24MHz，32bit配置为240（0xF0）不管用哪种配置方式，改变配置的初值，定时器中断产生频率最高只能达到60KHz。请问这是什么原因？望解答，谢谢！
5 o3 N0 G/ @% N8 y
' V& u) y' c+ u

human

先用创龙的定时器例程去测试。

  a- K% a8 r! O$ D你是跑系统还是裸机？

GordonGong

human 发表于 2017-8-2 11:38
1 a  _  C. u2 I/ I$ R0 I先用创龙的定时器例程去测试。
" W" |1 j( I3 J2 Y: T; L
你是跑系统还是裸机？

' X. b- Q( Y8 T9 U1 E6 M) u. b1 O    我参考的是创龙Starterware库的两个工程，这两个工程定时的时间是1s或者2s吧，换算成频率就只有几Hz，即对于我要的中断输出控制GPIO口生成的方波频率来说就太低了。
    跑的是裸机不带系统。

伊撒斯

GordonGong 发表于 2017-8-2 12:02
" U/ E9 P2 @# n: T我参考的是创龙Starterware库的两个工程，这两个工程定时的时间是1s或者2s吧，换算成频率就只有几Hz ...

您好，我们例程中用到的定时器1使用的是分频时钟，倍频后的频率是228M；定时器2使用的是，旁路时钟，频率为24M

GordonGong

伊撒斯 发表于 2017-8-2 13:59
- v  z( A! W7 v6 I您好，我们例程中用到的定时器1使用的是分频时钟，倍频后的频率是228M；定时器2使用的是，旁路时钟，频率 ...

是的，这点我们了解。但是我们想实现的是定时器中断输出控制GPIO口高低电平Tick跳变的频率能达到100KHz。例程中定时器1倍频后输入时钟为228MHz，配置计数值及重载值，理论上输出中断的频率100KHz应该完全能实现。但实际用示波器观察中断服务函数里写的GPIO输出高低电平跳变达不到100KHz。

GordonGong

伊撒斯 发表于 2017-8-2 13:59
1 n8 X" M  j1 S您好，我们例程中用到的定时器1使用的是分频时钟，倍频后的频率是228M；定时器2使用的是，旁路时钟，频率 ...

或者是不是创龙这边的例程有更新，我是大概今年3月底4月初买的TL138_1808_6748-EasyEVM-A3的板子，能否发一份最新的例程给我？

伊撒斯

GordonGong 发表于 2017-8-2 14:38
, h# T" t( n0 N$ t  n  V或者是不是创龙这边的例程有更新，我是大概今年3月底4月初买的TL138_1808_6748-EasyEVM-A3的板子，能否发 ...

您好，请问您那边，是否是用我们6748平台的，定时器例程去测试，您可以直接测核心板led的频率就可以了，理论上是可以达到100kHz的，如果不成功，请您将配置的时钟和重载值截图，和示波器显示频率的图片，发来看一下。