双核工作下，UPP不工作

tulipyyf

$ C0 u# s5 T: X$ \  g/ v
2 x( B0 f6 ]. ^& U* b$ X内核文件不用后来证明不用旧的~~~
* `- C  F7 B, N# Q% p7 h实际上我就是在创龙的样板上进行了修改
0 F3 B2 P& W5 U: q/ U( |) M$ f主要改动 1 移植到SYSBIOS中运行
               2 因需要时刻储存，所以FPGA发送一次下降沿脉冲，DSP核心中断收到后，执行一次完整的UPP重载，只是重载时，需要把DDR存储接收地址更新，然后开始接收UPP数据
               3 重载之前，需要 CacheWBInvAll();                        //更新cache
# ^- p# m$ }. j! [+ `  ~  [
/ z" q% G" [7 z- `希望能帮助你