双核工作下，UPP不工作

tulipyyf

  N; @& O' T. S( A
8 ?3 V0 `9 S  G: ^内核文件不用后来证明不用旧的~~~
4 T+ X" ]+ x0 J$ {实际上我就是在创龙的样板上进行了修改
主要改动 1 移植到SYSBIOS中运行
               2 因需要时刻储存，所以FPGA发送一次下降沿脉冲，DSP核心中断收到后，执行一次完整的UPP重载，只是重载时，需要把DDR存储接收地址更新，然后开始接收UPP数据
4 F6 d, A. x/ j4 F* G               3 重载之前，需要 CacheWBInvAll();                        //更新cache

希望能帮助你