双核工作下，UPP不工作

tulipyyf

内核文件不用后来证明不用旧的~~~
实际上我就是在创龙的样板上进行了修改
主要改动 1 移植到SYSBIOS中运行
8 G4 c* f  E# x: L) x$ s               2 因需要时刻储存，所以FPGA发送一次下降沿脉冲，DSP核心中断收到后，执行一次完整的UPP重载，只是重载时，需要把DDR存储接收地址更新，然后开始接收UPP数据
* r4 s8 o( ?, M; S2 b+ o. J               3 重载之前，需要 CacheWBInvAll();                        //更新cache

& Q1 N' n$ c% h/ W& n2 I# ~3 z希望能帮助你