omapl138 双核后DSP端的EMIF不能通信了?? - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 4607|回复: 4
打印 上一主题 下一主题

[已解决] omapl138 双核后DSP端的EMIF不能通信了??

[复制链接]

39

主题

95

帖子

389

积分

中级会员

Rank: 3Rank: 3

积分
389
跳转到指定楼层
楼主
发表于 2017-5-25 18:22:06 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
大家不知道有遇到过没有,对于omapl138 ,当只使用DSP单核时,使用EMIF模块和FPGA通信是可以的,但是当我
, m# `0 q: e* a8 ]将ARM核开启使用linux后,在linux中启动dsp程序,EMIF模块就不能通信了
# b8 q7 B* z! W. o9 ?/ I,是不是 ARM核已经开启了EMIF模块用于NandFlash通信,所以在DSP开启EMIF冲突了,不知还有别的原因吗?2 m# A/ F. p/ h' f$ m. m
谢谢!: x1 d( z# O( Q8 D1 V+ ^' a: Q
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏1 分享淘帖
回复

使用道具 举报

3

主题

852

帖子

3538

积分

创龙

Rank: 8Rank: 8

积分
3538
沙发
发表于 2017-5-25 21:26:33 | 只看该作者
有片选区分,如果你的程序有数据写到nand就可能用冲突
回复 支持 反对

使用道具 举报

39

主题

95

帖子

389

积分

中级会员

Rank: 3Rank: 3

积分
389
板凳
 楼主| 发表于 2017-5-26 17:45:40 | 只看该作者
human 发表于 2017-5-25 21:261 {( @+ H8 @: |0 Z* N
有片选区分,如果你的程序有数据写到nand就可能用冲突

& |! v! [! H0 |' R我没有对NandFlash操作,我就是有DSP单核的时候是可以但是当双核都启动时,就不可以了,不知道创龙在开发 案例 syslink/ad7606_dsp案例的时候,有没有做其他更改(和在单核时的案例StarterWare\Application\EMIF_AD7606初始化有没有不同之处)
回复 支持 反对

使用道具 举报

39

主题

95

帖子

389

积分

中级会员

Rank: 3Rank: 3

积分
389
地板
 楼主| 发表于 2017-6-1 18:56:47 | 只看该作者
解决了,代码是对的1 p+ K/ W. u, ^6 x
和DSP单核的区别就是EMA_A_RW引脚(EMIFA异步读写控制,读期间为高,写期间为低电平)输出的问题:
+ d4 I5 \7 S/ |下图是DSP单核运行时的在FPGA端获取的时序图:/ Z+ R9 i2 r2 s9 C. M

4 R, ^8 P  h+ T0 \! n具体对应的引脚时EMA_CS4,EMA_WE,  EMA_OE , EMA_A_RW
" f# y- F* Q) O. p6 q. S" s( ]
  @* G+ ]. ~5 ~$ S4 Q; t) c# t下图是 ARM启动linux后,DSP端运行EMIF后的时序图:
, G! _$ H& p9 O0 u5 P. |( N; W' e
, L# O# G- d5 v. r1 h* a5 g5 T5 T可以看到 比较为EMA_A_RW(EMIFA异步读写控制,读期间为高,写期间为低电平),没有变化。: N& i& e, o- x2 }8 i3 q' C" y
因为FPGA端有当EMA_A_RW为低电平时是写数据,所以我向FPGA传递数据,一直是高电平,所以FPGA就一直获取不到数据,
$ H6 i2 I4 F" S! z5 P  v; E最后的办法就是让FPGA工程师,把这个条件去掉,就可以了,直接用EMA_WE引脚的变化来判断写。这样就OK了。
& u3 F8 r9 p4 ?! m1 ], }$ p9 i, r

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

39

主题

95

帖子

389

积分

中级会员

Rank: 3Rank: 3

积分
389
5#
 楼主| 发表于 2017-6-1 18:59:27 | 只看该作者
是上贴的8 J: @' z$ c2 z  @- d5 {5 b0 o: D
DSP单核运行时的在FPGA端获取的时序图:7 u# e2 t+ ^, Y7 i8 P. _

5 Y/ W7 V5 U2 [/ |5 Z; T) V; h

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2024-5-4 19:00 , Processed in 0.038539 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表