dsp端upp接收FPGA造的递增数最后八个字节全为0

小白max

       我是用的TL138/1808/6748F-EVM-A2的核心板，
2 Q5 B. ~8 e  h      FPGA 端是造的1-2048的递增数，每隔150ms发送一次，采用创龙提供的裸机历程upp_A_receive可以通过串口打印验证数据正常
$ c5 z% v% x! i/ g# e" E      但是跑sys/bios后发现每次接收到的数据都是后八个字节为全0，前面的数据正常；
      无论是改变单次FPGA发送的数据量大小，还是改变DMA窗口的大小，每次都是后八个字节全为0，不知道是那里的问题。
) v3 V& J8 N* K( r5 [- w7 }      下图是窗口打印的接收到的数据
       请各位前辈指教
, ]) {0 U+ h5 X5 i8 J2 }
5 l2 R! ]! G/ }3 _3 A$ E+ @: y