您好!The pixel clock (LCD_PCLK) frequency is derived from LCD_CLK,LCD_CLK是由PLL0_SYSCLK2提供,目前如果是创龙目前出厂的参数为cpu/2=456/2=228M。由于像素时钟只能是 LCD_CLK的整数分频,系统会选择一个最接近你设置的频率。希望对您有帮助!$ J. H6 X7 O% @5 m0 I% ?
teddy 发表于 2014-9-5 12:01& ^2 ]1 G- Q# J: e6 c
您好!The pixel clock (LCD_PCLK) frequency is derived from LCD_CLK,LCD_CLK是由PLL0_SYSCLK2提供,目 ...
- ]' U2 K, m, t J你好,teddy 7 [9 Y2 A' f. |0 r2 T* ~ 用TL自己带的uboot,PLL0_SYSCLK2=PLL0_SYSCLK1/2=228M,这个没问题吧,我现在在framebuffer的驱动中把像素时钟改为9.12M(TL的屏太大,我项目换个小屏),9.12*25=228M,分频系数应该是整数吧,调整后,我重新编译了内核,启动后我测量像素时钟信号是17M多,为什么呢? 5 w; Q. l0 @. o$ o1 j4 @- B