|
|
程序upp通讯部分是从demo中uPP_B_TO_A移植过来。3 }& c( p! D; ?# w
* ~- \' h) h9 E4 E; x c
1.linux系统下由arm控制dsp通过upp往fpga发送数据，程序运行过程中，开始upp数据传输接受正常。- N6 J- C: ~! s3 a
2 l; I1 l0 d1 X1 ?
2.由arm控制dsp不停的启动，停止upp数据发送；在某一次发送时出现数据错位（通过fpga从数据总线抓取数据），然后fpga接受的数据都是错位的，重新加载dsp程序也无法恢复fpga接收正常数据，重启上电L138后再运行dsp程序upp的数据恢复正常。
# P' i! g5 }1 ^6 u! T* M+ c
1 O- S; J2 S3 n2 R3.通过dlb寄存器进行BA回环发现错误的数据情况如下（与通过fpga从数据总线抓取数据一致）：发送缓冲的数据顺序是1~128，但是回环到A通道，收到的数据是64~127,0~63。在测试过程中仿真器查看到UPQD0-2的值跟正常时一样，发送区数据顺序正确（在调试过程中查看寄存器及发送区地址，发送区是8字节对齐的，寄存器值没有发现异常） 。经过一段时间的测试，发现不是数据错位，而是0-63的数据是上次发送的值，二64-127的数据是本次的值。每次错误的字节数不一致，有时是前面112个数据都是上次的，有时只有16个数据是上次，64是最多的情况。
/ S7 f$ W9 U3 g( ]# e" a1 R1 s
) R( a: E, x- s+ [4.upp发送数据是通过fpga给dsp的gpio发送周期40us的方波，但是dsp以40us的间隔在gpio中断处理程序中往fpga送1行512字节的数据；) ]' l. e9 f4 _- p# u
" x" f" I' k A
+ _ f7 }. h! L附：发送时钟设置为37.5M，传输为b通道16bit传输，实际测量upp发送的enable信号持续大概7us；中间fpga没送wait信号；UPTCR的发送设为64和256都试过，结果都会出现错位。$ I0 k, I9 |* n8 p/ ]+ {/ ~; b* W
部分定义如下
. f0 |% ?: e+ K# f#define upp_line_size (128)- w+ y* d" X; t% |/ s# k' a
#define upp_line_count_s (1), h. x7 t/ w1 O! O3 q/ w
#define upp_line_count_r (1)6 o4 C; y- e y% l
#define upp_frame_size_s (upp_line_size * upp_line_count_s)" N6 j% u' ^6 {" v
#define upp_frame_size_r (upp_line_size * upp_line_count_r)
8 G4 m# @4 Y7 v0 I2 ^ `1 U4 Q/ D#define upp_line_offset_s (upp_line_size)4 F9 `# t( D9 x1 h$ b/ _9 r+ z# U* g
#define upp_line_offset_r (upp_line_size)
: b5 v# p' e( @& {" A- v# }4 f
6 I/ T$ r; u& o#pragma DATA_ALIGN(upp_buffer_s, 8)% w( u) l) ~0 s7 A
#pragma DATA_ALIGN(upp_buffer_r, 8)+ K. X; g. q/ ^4 x
volatile Uint32 upp_buffer_s[upp_frame_size_s];
. t( ?8 F7 w& w0 _' l& D, s, nvolatile Uint32 upp_buffer_r[upp_frame_size_s];0 H( O' ~. o7 i6 i3 i
) N$ K! W! n* ], k. d# i! p" i7 N请教：这可能是出现什么问题了。9 F- U' N8 ^" h6 q6 t9 a
; T# ^# p' B6 _$ ?2 m+ ^ |
|
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
发表于 2016-11-1 10:53:30
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖