|
程序upp通讯部分是从demo中uPP_B_TO_A移植过来。9 X2 Y V, Y6 n0 s+ d4 W% }$ w; O2 b' Z
. v& U5 {9 D$ E4 x2 X1.linux系统下由arm控制dsp通过upp往fpga发送数据,程序运行过程中,开始upp数据传输接受正常。
7 W6 J( Q( o% \# [) H
* j& v- t! Q% i: w2.由arm控制dsp不停的启动,停止upp数据发送;在某一次发送时出现数据错位(通过fpga从数据总线抓取数据),然后fpga接受的数据都是错位的,重新加载dsp程序也无法恢复fpga接收正常数据,重启上电L138后再运行dsp程序upp的数据恢复正常。
/ B. N0 H/ W5 @" x E) a, G h) l: H' d- B
3.通过dlb寄存器进行BA回环发现错误的数据情况如下(与通过fpga从数据总线抓取数据一致):发送缓冲的数据顺序是1~128,但是回环到A通道,收到的数据是64~127,0~63。在测试过程中仿真器查看到UPQD0-2的值跟正常时一样,发送区数据顺序正确(在调试过程中查看寄存器及发送区地址,发送区是8字节对齐的,寄存器值没有发现异常) 。经过一段时间的测试,发现不是数据错位,而是0-63的数据是上次发送的值,二64-127的数据是本次的值。每次错误的字节数不一致,有时是前面112个数据都是上次的,有时只有16个数据是上次,64是最多的情况。
/ I6 t/ K5 m& [ x+ o$ n- q. n
! i7 V8 j& R1 N _6 s' ]% C4.upp发送数据是通过fpga给dsp的gpio发送周期40us的方波,但是dsp以40us的间隔在gpio中断处理程序中往fpga送1行512字节的数据;
" t# p2 H# U. s4 Q, z/ q5 |0 }; W* {) g; }- k+ p% t" @" J( e
# J O9 }1 r9 O: D5 i附:发送时钟设置为37.5M,传输为b通道16bit传输,实际测量upp发送的enable信号持续大概7us;中间fpga没送wait信号;UPTCR的发送设为64和256都试过,结果都会出现错位。; I* ^/ e: C0 ^! C; L# h
部分定义如下
+ u1 p1 l4 U' U! ]0 H#define upp_line_size (128), ]- u4 ]8 ?( `& V- R. A- m/ P
#define upp_line_count_s (1)
1 d9 A1 J: x7 D/ g! i2 j+ G* p: H#define upp_line_count_r (1)
/ [1 z& y( _6 L+ w#define upp_frame_size_s (upp_line_size * upp_line_count_s)
- t ?! t' ^# J+ K3 r3 d6 m9 i#define upp_frame_size_r (upp_line_size * upp_line_count_r) C( Y; x* @) P" Y+ F" b1 p) V
#define upp_line_offset_s (upp_line_size)
4 X3 A0 p2 g# [$ v1 i#define upp_line_offset_r (upp_line_size)0 N7 d$ y1 p. c" N1 d0 L$ X
% j! t" S. c& m+ O$ p- j
#pragma DATA_ALIGN(upp_buffer_s, 8) I8 K" x- X" v' v/ u% O
#pragma DATA_ALIGN(upp_buffer_r, 8)9 |! E# n3 i6 [2 l d$ [ P$ X' d
volatile Uint32 upp_buffer_s[upp_frame_size_s];
8 ^9 y8 J! q) Q8 [2 k I0 [volatile Uint32 upp_buffer_r[upp_frame_size_s];
: b) D( }- N6 u7 }& f8 u+ c) c: e/ ^/ x
请教:这可能是出现什么问题了。/ U8 K- T7 a& X5 b0 I v1 Z3 n) G
( r5 V( ^( p* X0 h
|
|