【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.

- t2 I+ m1 U! f- X0 m- j( F. p% ~
: V: }+ r; O* _' q查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
& ?5 b% Y# h# \
/ w4 u4 A9 e# A" z
( i5 x1 {0 S' a' z! ^8 {5 N

1. OnTargetConnect( )
   
2. {
   " B5 X- }; W; |, p! R' [+ w8 ?
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   . p( n( B- C9 N
5.     DEVICE_kickUnlock();
   & k4 k* j9 x! _4 N
6.     PSC_All_On_Full_EVM();
   9 E3 r! i/ c! O. T" [' E
7.     Set_Core_300MHz();
   9 L6 k7 J1 Z( k) r
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   7 w0 k6 h  w: d
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
: K1 q" z! t' i5 N7 d. t, @

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
5 D* X! M% E" u  O$ k! K6 B平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
: C4 p; F0 S. O/ x7 K3 i" ~
但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
7 D( N! Z8 [/ g7 j' [
1 N7 s' M- t& U- F很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
5 P+ C! I! ~7 L! ]* y6 `

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
% j6 x& J) h+ U$ t. W# _
. M, z+ m1 f& Q) v) V/ m但 ...

你理解错误
* V( I) l7 d/ r& H
C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
8 B$ h4 D, J  r) A# S8 m; U# k- b
这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本