【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.

" f/ I) d/ s/ J, ?
查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
' }0 ^# ~7 p& R' T6 w

( z4 g& O1 ?6 z# _1 e2 G, z# S

1. OnTargetConnect( )
   7 E, W/ t. C1 k5 D0 S, e
2. {
   9 d) O5 m% ~! D+ y+ o9 B; l# z/ K
3.     Clear_Memory_Map();
   % b* H+ r# C9 Y% ?
4.     Setup_Memory_Map();
   8 {# f" v: Y3 V/ v( Y* j% D
5.     DEVICE_kickUnlock();
   ' x, g- |& z* v8 L
6.     PSC_All_On_Full_EVM();
   - f$ |) B' i1 P) o) G
7.     Set_Core_300MHz();
   , z4 k) G0 v) b# o4 g; O. |
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
! V- Q! g, n( Q平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
: F# l2 \* T2 w; g$ d* h
5 W3 n6 k+ w5 ?  o6 ?, w* X但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

) w& p0 x) m& W5 I4 I* j很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
% W) p# N' I7 L" w4 Y

希望缄默

wshtyr 发表于 2015-6-4 20:11
+ n! `  B7 n" N8 v另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

2 I$ p8 @7 Y+ x, \) N& A但 ...

! U: g/ x) r0 G) ^& L& P/ }1 }/ G7 W你理解错误

5 a7 [# T% t2 M2 Y5 BC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

& {% {0 `5 Y& W6 Z7 d) @) j+ o这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本