【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.

6 v. G4 N* Z9 w. ]) |% K; O
查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

% R% a# b% X0 I: a) X* m- z/ c6 @

1. OnTargetConnect( )
   + h; x2 Z* G5 n! P/ n( g5 p
2. {
   
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   ' n. j+ \* Y1 Y2 e& {' B2 a
5.     DEVICE_kickUnlock();
   9 A8 ~" W% V8 f% Y/ O. j- h/ v
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   - i" a4 S8 \* g
9.     DEVICE_mDDRConfig(150);
   / O0 Q* S3 B3 A, V$ _1 O8 \
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
  B, H" i+ p" Q, [

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
: n; s7 L6 D& l$ x3 Y, Y平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

9 G) ]) n! W% C" `另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

# W  g! V7 U. C8 g  D但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
! t% K9 w! o6 H: Z  n' j1 H; v
( \! e& u$ I0 v6 C; w- [很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
. d* g( C( w; j: i. L另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
4 j$ X" h4 E' C
) K* Q+ c/ g' K% _6 e" v! w5 m8 r! ^但 ...

7 \8 H3 N2 ]& f/ s( |你理解错误

) B  c8 E% Z; A2 ^7 ^C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
# W  ?+ f" C; \# ]3 p0 T- D/ ?
这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本