【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
$ f' S* q0 Y% S" W& W5 \1 n
  o9 f! x2 f: q$ `
查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
- \! H% v2 ~5 F- V. ~
4 o2 q$ C; ^3 `8 Z% n
* {8 t, L+ a# r/ _  j% e; s

1. OnTargetConnect( )
   
2. {
   . J1 l2 O* L, }$ f' J8 ^$ b4 Y
3.     Clear_Memory_Map();
   - R* o1 y- g& y
4.     Setup_Memory_Map();
   6 L. f. }3 D6 p0 q# ?5 ^0 r
5.     DEVICE_kickUnlock();
   & A7 M7 O6 d' j2 G* c9 Q
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   & ~- |. Z1 w/ A6 p5 d+ S
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

- w2 R! e/ x- P# C7 R3 {, ^问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
/ d- C! z- v, d2 m2 Q1 N平台选的不对吧

' F" T, Z6 C. H+ r另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
( s1 S7 J* m1 e" j6 _8 ]/ p
( v2 c: R  r% p% _8 p但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
5 r  R, k- \* C. H: l
9 S6 B) r5 O# Q& p# |很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
& {6 v# e3 ?. X- \7 A) ]另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但 ...

你理解错误
5 J2 W# F! H( R+ D
3 g) {: {, V$ }3 \; C1 b* J4 IC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
% l2 r; G5 @) Z6 Y: m; I
  P9 ]3 f/ D, |9 B5 H$ C, q这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
! O; P1 R6 I: f- E; M这个平台是指 Platform 组件而不是 CCS 版本