【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.

; J! p( _3 k) K$ K, O- S4 _) n
查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
1 r; ?0 R' ~8 ^/ V. J& s8 o$ \

1. OnTargetConnect( )
   3 i* m2 H) z; B; G* w2 F
2. {
   
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   ( H+ h' g7 n* t% `/ Z# I
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   ( q/ R0 v- K: Y% j5 U8 k6 `
7.     Set_Core_300MHz();
   ) i6 R8 O- R3 ?! Q; W) F; Q
8.     Set_DDRPLL_150MHz();
   ! C) ~% @5 L5 B( P2 m7 j
9.     DEVICE_mDDRConfig(150);
   3 I% j1 D5 w! w  G9 w  x
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
& P" p" l5 `: c6 \# p平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

( h# y0 ?5 @/ ~, M( O* u另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
/ i1 q% M$ }. i. s6 S6 [
但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
8 J: h7 r( D& o+ o0 l% T
5 |1 J( p- i+ J) V/ s7 x4 R很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
8 K: w$ e: D" ]/ r

希望缄默

wshtyr 发表于 2015-6-4 20:11
( H4 c% f+ E# `. ]7 H- m另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
( E0 f  ~  F& k3 }6 K: j
但 ...

你理解错误

C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
% V# Q" C' d( k# w
- d/ ~7 n: A$ `% Z; y这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
9 D; C6 u4 L- K5 {- E; K# y1 v: g4 d这个平台是指 Platform 组件而不是 CCS 版本