【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.

# o- k+ l) m; L: ]; X, w* a' j4 [
查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
( Q6 c1 x$ E0 T6 d7 d' z
2 d) ^; U! L% E& X/ j
) L. r7 s3 e/ k3 j$ O3 X5 T  Z

1. OnTargetConnect( )
   
2. {
   
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   ' m  W6 B( p" b$ m( F( v
6.     PSC_All_On_Full_EVM();
   7 V$ S) X  E* }. c6 |, q
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   0 l' K  c! s& `
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
/ m6 B" E, V  v  j6 }7 r

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

# C+ S# B0 J& u% o7 b* v6 ~问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

* w, i# R& f, ]. ^另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
$ _2 o# Q5 d# k3 B4 A
但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

% l1 k% z+ x/ w很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
. o$ _# q& ?+ z$ [! k& T+ J% w另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
4 i0 z7 F, p1 Y
" M) e7 L1 p* \* v! G; C- {但 ...

  n" U" k5 R7 ?5 F7 W你理解错误

C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
/ U: w& s8 w9 H% N& u这个平台是指 Platform 组件而不是 CCS 版本