【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
* R5 F( a" J6 @0 B3 p- ]8 g2 _- y+ [

  G: P6 K- m! y9 ]- e5 G1 l# M2 F查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
$ @3 m% z+ F* @4 e7 d5 Q5 j" M

$ Z8 ^+ i4 y$ s* a

1. OnTargetConnect( )
   
2. {
   / G( _  s3 I4 u( S) M- N
3.     Clear_Memory_Map();
   3 o4 s( c" a' l+ }9 m
4.     Setup_Memory_Map();
   # c2 d$ T9 ^% h; D/ F7 a+ o7 g
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   3 ~* n) s6 ?- T$ \5 [7 B
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   : ?3 n" w& F, Q& d
9.     DEVICE_mDDRConfig(150);
   ; l- o6 L! _) p" X8 M
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

1 `7 t' n" q" Z) P& l问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
2 t' I! M- I7 B- o6 a平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

3 C* Y4 p2 ~% [" {6 C" v& Q但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
8 C/ o. }4 d4 y# e% I
3 _- U/ c5 E0 t. L. L很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
8 H4 s! B+ c3 h% v3 e1 e0 c
但 ...

你理解错误
+ f. e' y6 H3 z! |. c! r5 y4 f6 R
C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
! A9 c6 T  d4 n! H6 ~& g8 Y3 j
: ?# V7 Y) Y4 J9 F2 \这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
) B) b/ i6 }% r) s+ m& G9 T这个平台是指 Platform 组件而不是 CCS 版本