【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.

) U' A5 L3 v) ]$ A! v
查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
& D! x8 D7 H% }3 X  O8 K. W$ T6 e3 t

% E! [# I' L0 Q; l. U0 w

1. OnTargetConnect( )
   ) }8 `: ^2 s$ O) d& `
2. {
   
3.     Clear_Memory_Map();
   , E! S1 H2 J; [8 v# u& w/ D2 c
4.     Setup_Memory_Map();
   2 q4 C9 _: c( T# ~/ M/ B* ~( m( W
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   . z/ L; Q9 g7 o
7.     Set_Core_300MHz();
   2 N& G3 w2 z; N0 o* r* V) A: C
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

$ q' q+ d7 f+ `) f7 d- Y& l另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
' D& M1 U3 q2 q7 m
1 a2 g" o( `& z' m" x$ o但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
$ D/ W5 ]+ H4 h* p
- [# b7 D) C9 F& H2 g* _" I: ]很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
% o* E) y! u7 A2 T; t

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
7 ~" J9 X$ r$ D) E# a+ j2 V
但 ...

你理解错误

8 _& H- x- p  B  y1 i' L/ A, lC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
' w4 s5 @$ b" F/ g+ L6 \' U
这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本