请问创龙的工程师，有用FPGA开发过AD7606驱动的么？

hanxiao123

我现在用FPGA开发AD706的驱动，使用并行方式，如果不用frstdata信号，是否也能判断数据到来？我看到网上有人没用frstdata信号，而是两个转换间隔500us，不知道这样做对不对？另外我想知道，怎么计算输出一个数据占了多少个时钟周期？请赐教！谢谢
# X6 d9 X) _( Z8 p9 K3 M

Lewis

+ \: J6 m( W) |, j; a

& a, n: T) }! r8 W: @$ T# H$ `: p1、不需要frstdata信号，可以忽略，判断数据到来是通过BUSY信号，检测到busy的下降沿后读数据(先要给ad7606的convst一个
信号启动转换）
- G& @9 m# `' N4 L7 m2、500us足够ad7606完成一次转换，也是可以的，但通过检测BUSY信号可以更及时读到数据
0 _+ M; v$ v, z" u% s3、用示波器量就可以知道一次转换用多长时间啊

: l( T) f5 h/ {4 a; |$ \
8 P- m' g. y" P4 {4 U, t9 L

Lewis

hanxiao123

$ ^! [4 H* d7 ]) m* G
1 i) @7 {: ?: ^; ?谢谢您的回答，我其实是用AD7609做的，但看到7609和7606从时序上是差不多的。现在遇到一个问题，BUSY高电平持续时间只有2us，frstdata在八个通道输出的时候却有两个，而且输出的都是无效数据？请高手指点，非常感谢
6 D, B  {) \4 x

Lewis

我觉得应该要先排除硬件问题，我看ad7606和ad7609的时序基本是一致的，可以先尝试用dsp去读，看能不能读到数据，使用ad7606例程，只需修改每次busy触发的中断读16次数据就可以。