请问创龙的工程师，有用FPGA开发过AD7606驱动的么？

hanxiao123

我现在用FPGA开发AD706的驱动，使用并行方式，如果不用frstdata信号，是否也能判断数据到来？我看到网上有人没用frstdata信号，而是两个转换间隔500us，不知道这样做对不对？另外我想知道，怎么计算输出一个数据占了多少个时钟周期？请赐教！谢谢
9 l  l* R6 x- L, o9 _4 y

Lewis

/ v  C. P1 D. E5 m+ {) A3 Y- r
1、不需要frstdata信号，可以忽略，判断数据到来是通过BUSY信号，检测到busy的下降沿后读数据(先要给ad7606的convst一个
( J; ]; p' R: W7 K. i% Y+ [) V信号启动转换）
, @8 ~# D: f/ \- C: g% r; W2、500us足够ad7606完成一次转换，也是可以的，但通过检测BUSY信号可以更及时读到数据
/ z; V% N5 L$ b2 q- e3、用示波器量就可以知道一次转换用多长时间啊

7 ]; n5 Q0 ~7 k& @0 x0 g
8 |0 i" z7 m' T) ^7 D# J6 v

Lewis

7 \: C/ W0 P* L( {$ w) B
% ?7 e* K/ p, R4 D2 i

hanxiao123

" A' Q; q3 N! D/ N! ~0 G
$ k" S3 g8 c7 ~: |
/ T( G5 ~4 Z$ n& U谢谢您的回答，我其实是用AD7609做的，但看到7609和7606从时序上是差不多的。现在遇到一个问题，BUSY高电平持续时间只有2us，frstdata在八个通道输出的时候却有两个，而且输出的都是无效数据？请高手指点，非常感谢
0 D  B& W7 l# B% d  c. s2 B

Lewis

我觉得应该要先排除硬件问题，我看ad7606和ad7609的时序基本是一致的，可以先尝试用dsp去读，看能不能读到数据，使用ad7606例程，只需修改每次busy触发的中断读16次数据就可以。