请问创龙的工程师，有用FPGA开发过AD7606驱动的么？

hanxiao123

我现在用FPGA开发AD706的驱动，使用并行方式，如果不用frstdata信号，是否也能判断数据到来？我看到网上有人没用frstdata信号，而是两个转换间隔500us，不知道这样做对不对？另外我想知道，怎么计算输出一个数据占了多少个时钟周期？请赐教！谢谢
8 o+ ]4 A' J/ p

Lewis

: J5 Z( U( W* d9 ~7 r2 c
  f; f, m7 {. F; I' Q8 {0 u  d" A- o$ r
2 g, t6 N0 ^5 e6 W! m+ l/ _4 d1、不需要frstdata信号，可以忽略，判断数据到来是通过BUSY信号，检测到busy的下降沿后读数据(先要给ad7606的convst一个
信号启动转换）
$ p" d; [6 F3 V2 ^5 G" M2、500us足够ad7606完成一次转换，也是可以的，但通过检测BUSY信号可以更及时读到数据
2 u6 B3 h! S; s3、用示波器量就可以知道一次转换用多长时间啊
& D9 ^3 n7 M% |. z: j9 o
# _! V) R" d" z" G. l
8 c+ ~1 s: }! @- |5 l& I' Z

Lewis

2 J' p( G5 Z. m
2 A# Y1 e$ W7 B9 }/ B+ f

hanxiao123

. ]7 j% [# [, o0 A& A
& C0 R7 |. M9 F& ]+ Y2 T9 y. z* p& @
谢谢您的回答，我其实是用AD7609做的，但看到7609和7606从时序上是差不多的。现在遇到一个问题，BUSY高电平持续时间只有2us，frstdata在八个通道输出的时候却有两个，而且输出的都是无效数据？请高手指点，非常感谢

Lewis

我觉得应该要先排除硬件问题，我看ad7606和ad7609的时序基本是一致的，可以先尝试用dsp去读，看能不能读到数据，使用ad7606例程，只需修改每次busy触发的中断读16次数据就可以。