MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
3 t, R; p! G6 ^& D: Sinput axr0,

% V; L% v% l; [% d+ w- E. |1 B2 uoutput mcasp_afsr,
output mcasp_ahclkr,
  N/ D- c) O/ c9 uoutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
- g0 U  T6 }$ U5 a: C/ Wassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
  y  N4 z- E9 S3 t% @+ Fassign axr1 = axr0;

! `* L* \6 E! N& r

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
$ Q& N# T3 {) D' t9 L# V, F" E) t{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
% _/ U0 `) F. y: u% ]0 `McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
5 |) w4 y5 Z0 A4 m6 Y6 J. ~4 Q+ z2 f, fMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
+ [7 T' K% C# m$ Q# t4 JMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
+ P- M% d. D) N4 O; P& t/ R9 n7 xMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
+ l$ d: y5 T! c: u: JMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
/ N8 [0 @7 d2 B8 AMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
: G% B! Y% ~& R5 E, y+ i" KMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
$ _5 p0 c9 E3 `# o5 K2 AMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
" r9 R5 L/ q1 W+ T  `. B
! U3 B) |7 c6 A7 u0 K/* Enable synchronization of RX and TX sections */
& U: R4 `, M: C8 H& t" e: M# D( FMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
6 P# c6 Z- C$ I** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
# d- _' M1 C2 N7 i! S*/
9 M& ~8 l3 l/ r) d! s' g$ q% e; |McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 ~8 K  z+ _7 e6 S" F6 |) {' UMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
' v  `) i- [. N' V2 M9 \** Configure the McASP pins
& C- I: c1 U* ~) A8 |** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
& Q9 b3 e; j( t& x8 W, RMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
6 ?/ r2 [7 R" Y: f# }" vMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
2 M* y; Q# }8 `' O/ Z3 y. e| MCASP_PIN_AHCLKX
) x9 R* N0 _% v. L' A| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
; L) p* ^, X4 d7 L9 {# V| MCASP_TX_CLKFAIL
/ A4 n% e$ }2 m5 e* E3 K| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
, X; j5 U3 E7 `" ~6 z| MCASP_RX_CLKFAIL
) w5 ?/ \1 a0 c8 u# Q7 H( D6 I| MCASP_RX_SYNCERROR
5 p! n8 G- `) Z  ~0 F8 f( c* M$ T| MCASP_RX_OVERRUN);
, N) F- d# Z3 e# P2 f  d% }4 L$ U}

static void I2SDataTxRxActivate(void)
1 D+ }9 b/ V5 ]/ Z{
3 u" w5 X  y9 `' d2 m* W0 Q. N6 n" l' r/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
% u* c7 K6 a) m( ?: F$ W& HEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
$ h# C: j) k- Z) oMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
2 [9 ~8 Y9 y5 ?1 i# jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
& g+ x0 V1 [6 r' N1 S" s) W7 TMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
# S/ Q' u; d# G" \" D+ C' _}

6 b! l9 M" ~1 I$ Z9 P& h: o* E+ ?

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.