MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
, q9 ]4 ?8 [! f5 h1 g$ Yinput mcasp_aclkx,
1 A' @3 j% f  `$ M& u& einput axr0,

output mcasp_afsr,
8 c" Z+ t8 j& g( _0 koutput mcasp_ahclkr,
: r# w  Q" b# X) m4 k9 K) Joutput mcasp_aclkr,
9 N3 v9 y* D; ?6 Q0 k0 woutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
+ v# P: W! @" C' J$ ^, nassign axr1 = axr0;

! w8 `# A: h' g7 C% o" W: Y, ?

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

: N/ \; i. q  L+ V' U! Q$ ~

static void McASPI2SConfigure(void)
{
- T& b# S- e% ~' `, C8 f. e% V& j% IMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
+ o0 \" W3 j% b; N0 LMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
+ l5 T9 F; f1 Q/ i; O# }( hMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
. L# V: b  J$ a, OMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
7 m; M( }* Z+ [3 Y, k" OMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
- Y/ }. E( J; f7 W8 C* yMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' I) O8 k1 g5 Q; f2 ]* W! lMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
. J* ]- y9 r9 ]9 ]7 Y& ~* b$ H: OMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
( P+ ^+ X9 g, N+ O8 |McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
  T7 F7 K" U7 B0 q- o9 dMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
# p& b; O' V% ]- q$ v. ~/ ]0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
, E. k$ V8 I& Q" sMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
1 f# ~. y* F& f1 l; i# _
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
) y+ E9 H: T- i% V8 J: }McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
5 A9 L0 M) Q& R/ c7 ^$ }% y4 d& }** Set the serializers, Currently only one serializer is set as
5 A$ o) v+ [' Z** transmitter and one serializer as receiver.
' D- N. Y' I3 B9 f*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
: E6 a) H8 d1 Y6 b, l7 M1 BMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
2 N8 f7 V1 W' s8 j6 h** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
) r  D1 A  y4 K& w' J5 @** Output - Serializer Tx is connected to the input of the codec
*/
$ P- a7 U( c4 B  n) d5 s- }* DMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
+ V7 s- J& w+ f) R8 MMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
& F8 p' }. k. L) E- |. M| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 e, E% @, a5 F1 H( H: I/ O" l6 B| MCASP_TX_CLKFAIL
% @/ `6 E  _8 l- u5 `1 L0 K" e| MCASP_TX_SYNCERROR
- S% i6 @3 D3 h; q& J- J, T| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
! O3 @/ u' t) g9 _& Q* N}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
/ b6 K  c4 _' ~3 Q7 u- `& KMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
1 q# O& T- ]$ Z5 f& lEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: v( e: R7 W7 y5 z  GEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
  [' c6 y4 J! p! Z3 M$ VMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
$ w, e# h2 {2 \- |# Q  S' Jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
: g- g- ^; A- ]6 G3 e}

( D" s* J! T* L. t0 C

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

5 A& V5 P/ s6 H# Q" _" [0 u