MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 7391|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1206

积分

金牌会员

Rank: 6Rank: 6

积分
1206
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,0 J5 v: |/ S4 ]' `
input mcasp_ahclkx,
9 H: p" i4 C+ J! B; Pinput mcasp_aclkx,
3 [. k- {6 Y- B3 t; einput axr0,# C( `8 F( C# l
6 y! j- f0 @) u' D6 p: U( b
output mcasp_afsr,* u0 ]- ?- r0 H! k  l
output mcasp_ahclkr,- n9 i# F& u  A! I- e8 p  x
output mcasp_aclkr,
8 d# `& T0 S# o5 f/ Q, t7 Zoutput axr1,
. Z2 d* f+ b9 |+ I/ p
assign mcasp_afsr = mcasp_afsx;% f, D; E7 R# S+ S$ m
assign mcasp_aclkr = mcasp_aclkx;) B, |( g& I" O4 \
assign mcasp_ahclkr = mcasp_ahclkx;
, d/ v% `& z2 j. {/ h7 ?" qassign axr1 = axr0;

. _. E5 a4 |( |1 U9 ?: Y
5 H' s: [# f1 H
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
; `* l: L# s; ~; f. s1 v
static void McASPI2SConfigure(void), h) h6 \- ^: x9 m4 K+ ^: y4 g
{, \- j) t0 R6 }5 t, Z- @/ d
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
$ C+ X  r/ Q, ^- FMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
7 {# \7 P+ S8 B% TMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
$ V& ^" [  M7 @* W/ wMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
! R* p; O" {& @, O, QMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,: x4 A' T9 e& n+ m4 s% F  |
MCASP_RX_MODE_DMA);
* d0 }9 }+ D1 L" Q4 E+ WMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) P0 b) {) l  B" X" tMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 f( w/ C) P# T# r( d& q# C+ oMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
7 f/ `$ @# ^/ g2 [0 ^1 sMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);: W1 R1 F% G! o7 {. k) T
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, " h- ]4 |/ N9 O
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */% ^: @5 v" ^, c9 G, M
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);% G8 F  O" w  g- ^( C- q0 m! K
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
/ ?' W) M9 S6 W) T! J; f8 u* ]7 iMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,3 y2 [% Q, @: H( m7 x
0x00, 0xFF);
/* configure the clock for transmitter */$ Z# v9 `: b9 b# X: {
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);" [/ ~; Q1 Q+ c, O
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ' U' W' p3 n3 T2 W7 m
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
# c- v/ A' c2 i0x00, 0xFF);
7 {1 c/ l/ M& G$ \$ G6 y: @9 s. D7 H" q
/* Enable synchronization of RX and TX sections */
' |3 D1 M& u  M0 }5 pMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */6 ~; S9 r9 x! l: [
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);! B$ _6 r" m" v6 b1 B- z
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*- g) R8 d4 k2 i3 j9 ]+ {- g
** Set the serializers, Currently only one serializer is set as
# }) c- l* w3 W3 M. s& g** transmitter and one serializer as receiver.
4 k; ?; Z: f, }' l, J+ e8 J- x*/
: O& j( R% N/ A8 g. N( w# d6 d8 tMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);- L7 T: T7 l7 R9 A9 M& l( X- E
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*. k1 Y. _' j+ C* \5 s0 I2 H
** Configure the McASP pins + U4 _& P: M: ^% Q/ x8 v6 ?
** Input - Frame Sync, Clock and Serializer Rx
! b0 f2 l  H' w, g2 f** Output - Serializer Tx is connected to the input of the codec
; a7 t; V8 G8 P& j3 r, c' [*/& [0 O6 r+ R7 K# W* }( w9 _
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);5 d7 B5 c" ^0 j, M2 I4 m: n
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));! L& x9 n5 k. C! c
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX& w5 j& S! K- @7 ]; o; b3 B$ l
| MCASP_PIN_ACLKX
7 C% X5 `/ J- w, k8 Z" ]| MCASP_PIN_AHCLKX- `) g5 u1 z! A6 z6 a
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */" b( Z5 i0 }6 B0 W$ v% K% D
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
5 x- M4 l1 ]9 m6 @! M. h| MCASP_TX_CLKFAIL # j) N" O: W# D3 \; ~
| MCASP_TX_SYNCERROR
3 C  e! [7 ?0 ?| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 {$ b/ O, y) T; P| MCASP_RX_CLKFAIL
# x7 b0 Y4 A+ ?7 t0 C2 O| MCASP_RX_SYNCERROR   s7 B+ z6 ]  v7 K' s( r
| MCASP_RX_OVERRUN);# G) ^8 S# _* _" c0 ]; _" K
}
static void I2SDataTxRxActivate(void)1 [: m: d3 c$ Q' }- P$ ~: f  w
{! O' V6 t+ }7 s; Y+ R( s
/* Start the clocks */
. V3 v6 _" x# ?* RMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
/ d* x! T, r) [& vMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
' \; D0 X3 @( f* REDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,; s: s/ _1 @) S; \
EDMA3_TRIG_MODE_EVENT);& s6 ~2 I+ @8 v4 s- R
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
9 B4 s8 N, r( ~0 v+ kEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */$ C' B: G# M7 n, j& W- P& a/ ^' u
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);! ^- `5 e5 |: l+ u! Q$ `% t
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */+ ~4 J' j4 {7 e: {% c# S
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
4 Q5 q; ^& v, s7 t2 I* TMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
* f. L% n) l9 P5 V- M$ L& E& FMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);' t+ V; ^5 z; A, f3 u
}

8 {0 u* u1 E! B+ A! `( y
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
3 v* b+ G/ e5 m
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-6-15 11:30 , Processed in 0.035336 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表