【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.

9 o4 n. D+ Q6 z4 f* ]8 ?$ H) y/ Y
7 M8 M2 S; p8 N& M  w5 K查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
8 ]1 F, j. W, W( P9 H3 X
5 q( Y7 Q; ]$ a5 d, a

1. OnTargetConnect( )
   
2. {
   
3.     Clear_Memory_Map();
   1 P7 F% L, k2 ^) {' o! G, Z
4.     Setup_Memory_Map();
   9 y9 O8 P3 l+ j" b/ |
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   6 r9 G9 f& B* g4 r# Q
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   ! j% l+ i$ R8 S2 e) `7 U
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
7 `$ x* S3 E: T/ v/ {& O; o平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
4 v$ s) K4 {* _5 }% N平台选的不对吧

/ h$ y6 G1 k* g0 e- i另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
3 l; c; k5 _$ d' m
( r! R7 R5 G% e/ M% ?0 m7 z# T# l但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
1 r- h1 r) a' |7 q( J
/ y! o/ I1 i; t) ?( U& e# e1 M很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
5 D  k& B0 C+ U
" e' C* Q4 @" U但 ...

7 h8 E7 [) Q2 ]( `8 r# F$ w你理解错误

8 A) \- [& s+ C/ @) d/ g( f' lC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
0 b* {0 q( C; @2 c9 U/ ~
7 V4 Z1 i8 ^& e# ]- d; u: k这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本