【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.


查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
& F, `* C% ?0 [5 {, N; j) Y
/ c: ]# ~# k8 h& `; y; P" _; A

1. OnTargetConnect( )
   
2. {
   % u; r8 Q' C  U( W2 `6 h+ z/ ~
3.     Clear_Memory_Map();
   6 U1 Q- g6 h/ R
4.     Setup_Memory_Map();
   ( X$ [2 D' H7 ^; r+ G
5.     DEVICE_kickUnlock();
   # k* N8 R! [; R& B4 i& n6 M; z
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   " s/ Z. Z) Y9 N% k
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   / i2 E9 W, R, i2 x% H8 k% G( `( Z
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
% i) v- C* h, j  U

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
0 L/ X; O4 O2 Y6 M/ V: ^3 l平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

3 m8 `& r- C6 ]- T另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

1 [1 p6 A" q) Z, \! L# d( E但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
0 Y) p8 c/ w# R5 I" }
1 z! v. u/ C% S7 |' y8 b很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
) s5 ^( }6 Z! F7 |7 B+ B

希望缄默

wshtyr 发表于 2015-6-4 20:11
  ^2 l* f* M% `3 \! S( T另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

# V" B# X2 j* z( x0 h$ `" l但 ...

( e! [6 T! g2 g' G你理解错误

C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
7 I. t( e3 ~, {' w2 a) v这个平台是指 Platform 组件而不是 CCS 版本