【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.


查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
; v% H2 A2 B7 r3 S

& W- M8 {+ b& o

1. OnTargetConnect( )
   , A+ q' G( U6 _# Q1 K
2. {
   $ _/ F9 `8 L* I2 l% J
3.     Clear_Memory_Map();
   - i& g. m* f6 d
4.     Setup_Memory_Map();
   2 @1 c5 Q* W$ q$ @2 M9 a1 n6 q9 A, {
5.     DEVICE_kickUnlock();
   $ X% L  E' @# o9 ]( B0 E* I# e
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   % r0 v5 d5 P" T% o
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   7 V' \- n$ M* ]2 {! R; e4 x
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
: Z, _; p8 f8 ?# s3 u

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
! Q$ ^% s: v2 ?5 p+ z! U* S平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
( r# m) \, {/ ~+ R' [0 Q4 a0 L平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

) M) P0 [& D5 b' K3 `* P) `但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

* y$ v# J- S8 T  V很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
5 p) @. X4 D. j, p% E) I另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

, J3 c) a! ?1 G: R$ D+ B  ^但 ...

你理解错误

- o1 b. @& G& F1 s; C5 HC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
3 J* y) O6 T" A( a. d9 D
/ k/ A3 O9 Z% Z7 C: q) z0 ]这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本