【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
3 M: y; ^  b! a% E, }

查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
8 V# F6 ?' u; b% S$ l
4 {' I9 c8 _* v$ s) ?

1. OnTargetConnect( )
   9 d' [7 o/ C9 A& i. I# D* K0 i5 {
2. {
   
3.     Clear_Memory_Map();
   2 k: a6 K4 p/ t" K( J4 H* h
4.     Setup_Memory_Map();
   # D( X  l5 t" x1 t) O* B/ h
5.     DEVICE_kickUnlock();
   3 t: J" H  ^' a, M. f" u
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
! t+ l1 v$ ^6 N8 K/ n平台选的不对吧

' ~) d$ V5 S7 [6 ~- V. O问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

: q. o  r, C* r# q) k另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
% l  M$ L$ }# n3 y& P4 C' `* S
很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
2 `0 C+ h4 w; [( r: K/ E% G

希望缄默

wshtyr 发表于 2015-6-4 20:11
3 }+ x+ E8 y; _$ y另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
7 x- ?! W# x; e5 Y% |7 `# l( \
4 b0 ^: j% L6 C& d- P; r* T) i, m但 ...

6 F! K% l1 r# r3 Q0 ?% W5 s你理解错误

C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
& r  z( }3 m- L, _" x5 H
这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
4 E1 l3 h. K+ z/ j* P$ `& K! c这个平台是指 Platform 组件而不是 CCS 版本