|
|
程序upp通讯部分是从demo中uPP_B_TO_A移植过来。
1 s4 r2 J6 Y$ P$ d, ]( u% s) o$ G' v+ }& R
1.linux系统下由arm控制dsp通过upp往fpga发送数据,程序运行过程中,开始upp数据传输接受正常。/ ~7 z6 k) p8 U9 t9 o( V% A
L; l( G* Q6 d U3 G+ k1 k! G
2.由arm控制dsp不停的启动,停止upp数据发送;在某一次发送时出现数据错位(通过fpga从数据总线抓取数据),然后fpga接受的数据都是错位的,重新加载dsp程序也无法恢复fpga接收正常数据,重启上电L138后再运行dsp程序upp的数据恢复正常。
/ s: P) z$ f% t, b- @ U( M% w% _5 R! F$ `
3.通过dlb寄存器进行BA回环发现错误的数据情况如下(与通过fpga从数据总线抓取数据一致):发送缓冲的数据顺序是1~128,但是回环到A通道,收到的数据是64~127,0~63。在测试过程中仿真器查看到UPQD0-2的值跟正常时一样,发送区数据顺序正确(在调试过程中查看寄存器及发送区地址,发送区是8字节对齐的,寄存器值没有发现异常) 。经过一段时间的测试,发现不是数据错位,而是0-63的数据是上次发送的值,二64-127的数据是本次的值。每次错误的字节数不一致,有时是前面112个数据都是上次的,有时只有16个数据是上次,64是最多的情况。
+ \6 }" C2 i' D/ B2 H, `% E
: n# ~$ A. t# k' I3 K. x4.upp发送数据是通过fpga给dsp的gpio发送周期40us的方波,但是dsp以40us的间隔在gpio中断处理程序中往fpga送1行512字节的数据;
" j$ |5 G( u4 ?6 s# A+ d; O8 p; K2 A
/ q5 ~7 E8 O2 b% a9 e) j
附:发送时钟设置为37.5M,传输为b通道16bit传输,实际测量upp发送的enable信号持续大概7us;中间fpga没送wait信号;UPTCR的发送设为64和256都试过,结果都会出现错位。8 r' l+ |7 v; m% y( ]; S$ r8 X- S" {
部分定义如下: b2 |& ]4 R8 N
#define upp_line_size (128)
( k& B/ r J5 |6 F) ?* u* ]) s' d#define upp_line_count_s (1)8 p: s# p" e; ^1 C
#define upp_line_count_r (1)0 {: a' d+ v# m$ A5 K
#define upp_frame_size_s (upp_line_size * upp_line_count_s)
* ^% L, H- n0 I- W. g0 s, m: n#define upp_frame_size_r (upp_line_size * upp_line_count_r)3 \) @9 ]# j ^2 V1 ?0 I
#define upp_line_offset_s (upp_line_size)5 Z: t: z4 e& Y d2 E
#define upp_line_offset_r (upp_line_size)' m* K" A5 w5 p: d1 g
$ h' r. Y6 L, Q1 x#pragma DATA_ALIGN(upp_buffer_s, 8)
6 d% Z: U- D+ Z2 H* k) X#pragma DATA_ALIGN(upp_buffer_r, 8)* D/ \- X. h) E0 X8 l* R
volatile Uint32 upp_buffer_s[upp_frame_size_s];3 w* D% s, x" |$ w: i" `
volatile Uint32 upp_buffer_r[upp_frame_size_s];! s* b9 M+ ]/ s$ O
- ], y9 b! K: o4 b
请教:这可能是出现什么问题了。
3 q4 V1 O' _4 L* }2 N- n* y8 k
|
|