MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
2 v0 O9 h/ Q3 b4 Dinput mcasp_ahclkx,
" \  Y1 W& d6 Yinput mcasp_aclkx,
input axr0,
% q6 D& y) U8 x( U7 |4 X, |$ }
output mcasp_afsr,
output mcasp_ahclkr,
; v7 V/ w# y. Routput mcasp_aclkr,
' t. X, c% l9 i) o. I7 moutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

5 ?/ U  P6 k( P: R) Q

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
+ I% l4 e6 }2 r7 p{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
% w2 B6 p$ z: J. |5 b$ dMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
% [. a( M/ n8 u& B4 lMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 g; U! d* d, P( wMCASP_RX_MODE_DMA);
3 i8 h) S* v  h! a+ jMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
" Y2 H: g0 @! dMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
: |, o0 p8 @3 Q3 N0 Y, l0 g$ o: mMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ d; I! W( D5 w- eMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
& E" m0 F1 ^4 q8 X) \0 CMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0 j+ H4 ?) L6 r0x00, 0xFF);

/* configure the clock for transmitter */
$ M2 q. e8 Z2 }/ L# s8 sMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
7 J0 N' A9 p! g& oMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
4 r# E3 r9 {/ l
* a* m: I* l- x: b" `/* Enable synchronization of RX and TX sections */
( w8 k' Z( }: X' ?" z' }" SMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
" v  W: d* c5 t8 c) @* LMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
: z  w( ~  c: H, z: qMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
; y7 O' ^8 T2 r2 c# m8 E) J; \% `** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
  J# |/ h+ }" Y9 K. V- j! ?McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
( t" i) y6 Z5 F- }) v/ l** Configure the McASP pins
8 M, R( S; c. b5 ]7 O** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
8 X! I- t9 J7 H* B# LMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
6 A+ R4 h7 m% c/ T, X- }# FMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) S! f1 @6 K% A7 |$ @' x6 w| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
- Y0 w7 Z/ k; C  X' E| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
0 w, z. L" q/ e0 H1 E6 b1 bMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
/ M, z, _* L6 B, P% @: e| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
0 N( c) L* b; y0 Z| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
6 Y5 u0 L7 ^2 d5 N5 A& `% r| MCASP_RX_OVERRUN);
+ s5 R. U( k2 C* i; H+ G}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
# |0 n3 m4 M2 U, m' ?/ `McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
3 y; q+ Q6 K) R9 n; M% H( kMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
, V* w$ J- k0 W  YEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
7 m6 z' ^% E. J3 \3 g+ [0 Z. [+ CMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
" U, x) z1 W  q# w. d* Q- C% VMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
+ \( F6 @" p5 L* H. @McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

9 y6 r1 |) g, z& i2 y" _% g' L

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.