|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,; ?) @& t2 B1 ]2 S3 s
input mcasp_ahclkx,
# c( W0 Y6 j0 Dinput mcasp_aclkx,! }3 F, @( ~* h m6 d/ l
input axr0,
. w3 h8 R- j% L/ a9 U0 o' R4 i% J- f' s& y* x/ t& Q- Z, w
output mcasp_afsr,
* |, s8 x! K& ?8 e8 Soutput mcasp_ahclkr,( R/ h: X& v) H
output mcasp_aclkr,8 s) ] H; h/ X( v. D
output axr1,
; @4 N0 x# H8 w( l4 \5 \# h1 G' C assign mcasp_afsr = mcasp_afsx;. a7 N9 j: F4 H* z
assign mcasp_aclkr = mcasp_aclkx;
5 ^; a8 B& p& Q' Xassign mcasp_ahclkr = mcasp_ahclkx;
3 K4 q- F \) v3 f" vassign axr1 = axr0; 8 G! ]0 H0 }( _
: a8 \$ i' ~3 D( k* a! w在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
/ B( i% z n; G" V* G, zstatic void McASPI2SConfigure(void)9 {: y N( M4 \
{1 c5 Q7 Y9 i* d" g6 u
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
' x; @: h) n8 Z2 R( D3 S- n% JMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
; S+ o; ^; J* C9 d0 DMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
3 k# i: G% `9 b9 P* a8 d }) {McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */* ?, n6 U' r- E( J
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' `, r# J# I! y9 IMCASP_RX_MODE_DMA);
. J L: [) A/ d5 \McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,9 c2 W6 ~) T. X3 ]* o& X. ?
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
4 C! n+ G6 ?9 Z3 U5 v6 ], w% zMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
. A1 i8 a6 ^# Z2 Y' G, r3 B1 q0 JMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);& o8 R) y. G' G) b# E" R# a
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, F) h" P" b `
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
, ?" g- G6 k) sMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
4 ^/ Q. A" k0 n! O) E, }/ yMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
& i; Q3 |" A8 R" x6 e( g* z0 x uMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
# F" F0 A5 Q, q9 Z1 P8 y3 m# K% E+ J0x00, 0xFF); /* configure the clock for transmitter */
& i! M( d" O. e2 `McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
' @$ L; P7 |3 d" f* ?4 W t! a' @McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
1 m: C$ Q6 O9 c( i! rMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32, C! I( `5 O% x/ R6 D4 R' E. V
0x00, 0xFF);
+ T- B% V, D$ ~1 n/ N4 C
0 I% U7 V& C, T, | M0 ?/* Enable synchronization of RX and TX sections */
! Q# O* T+ u6 Z" sMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */9 T0 v" o9 a! K1 l6 u, Q
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
: m5 n) }8 G* r% |' D% R" LMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*8 _9 x/ K* b. G6 X! ?" }
** Set the serializers, Currently only one serializer is set as# _; O N6 ?- T' l
** transmitter and one serializer as receiver. E+ A5 R4 }) _: Q& {7 n) {
*/$ c' P1 k8 |. H6 F' b
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
& F( s' @. I# _# h$ XMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*$ S1 J- W) D% L; r7 Q( Y: ]- {9 }
** Configure the McASP pins
) b) U- [6 o$ {- _2 z** Input - Frame Sync, Clock and Serializer Rx
. W' ^. M; x. n: A: S. I** Output - Serializer Tx is connected to the input of the codec $ U9 i) |( y: |, d$ l5 u) s* W
*/1 B5 B5 ?; V7 d% @3 D3 V. e$ V0 k
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
5 t$ o; R- [' g8 u; d* qMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
V/ U7 S% d. [! T: j) _McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
- E# D+ n' M9 q7 V6 [1 R" f| MCASP_PIN_ACLKX
" v) n- G. G- b6 T$ ?| MCASP_PIN_AHCLKX) o/ G; Y3 T4 i" G( ?) ?& m. g, v: z
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
# T- [& ^) ~8 Z6 l) }7 l* S6 F1 V2 B1 ^McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 W) ` o, @) E+ ^7 Y| MCASP_TX_CLKFAIL
; X/ p% M" n) ~% l& I" [# z2 e6 ?| MCASP_TX_SYNCERROR
6 Y% f% G. P& z: @| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 4 e( ?$ {, `" w; g/ ^$ A
| MCASP_RX_CLKFAIL+ m+ f1 e8 q, J) y7 x; a
| MCASP_RX_SYNCERROR 7 `. b6 R. I. H3 i" N& W
| MCASP_RX_OVERRUN);9 ?' B+ v& v% j% _4 a) g
} static void I2SDataTxRxActivate(void)
) E2 J8 w$ M4 h{) H Y! K( [$ t
/* Start the clocks */0 d/ \! H# j- w1 c) v3 ~/ N
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
1 a% R E h+ W$ Q; CMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer *// k5 u( N8 V0 [2 Q& x
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,, k4 Q( M( N, n5 Y
EDMA3_TRIG_MODE_EVENT);
' k) L9 S6 p& f2 R2 VEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 0 t- l( Y8 S3 H# c' `
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */$ K2 ?4 w" Q, U5 K2 X
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
7 a* R8 O* f* n, A1 g6 [6 s8 Y# r( XMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */. Y4 Q6 g; O6 V% ?( t% U3 H% S' s2 k
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
( Y/ ^9 Q3 A& |: yMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);# P3 ]' K$ C* K, {
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
3 d3 H6 h9 j7 Y% A: c9 x2 I9 E}
$ x# H8 Z5 V% ]9 C2 [( W请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. ) P- X' m. H/ k& _* @0 @ g- _3 B
|