|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
7 S0 h, y: Z: s# F- [5 m( L/ ainput mcasp_ahclkx,, @/ r( N- M& G, r
input mcasp_aclkx,
' z* _7 F* e. V7 ]4 |input axr0,, R$ O# r! x9 u' K) k5 w
' w' R8 [, a3 q2 ^- t5 B: h' |$ houtput mcasp_afsr,6 c$ h' ?; Q7 L R8 q
output mcasp_ahclkr,. d- L8 z( u# J1 R
output mcasp_aclkr,
4 g+ D) i7 J" R7 h n: C% Routput axr1,
( ]- m. k' R" k0 h* w assign mcasp_afsr = mcasp_afsx;* ^+ R" Z% O3 O) V4 J
assign mcasp_aclkr = mcasp_aclkx;) {- ?1 f1 |* W8 ~. b) R! v" x! z9 K
assign mcasp_ahclkr = mcasp_ahclkx;
?7 F, `, c q% A' `9 Wassign axr1 = axr0;
; \) `6 C0 H' w+ L* l9 u2 N$ N! E$ j
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
) [( N+ y8 l# C4 u' @static void McASPI2SConfigure(void)
: m5 x% e/ @0 I3 _$ L" u{$ }$ P8 V0 Z/ o' l
McASPRxReset(SOC_MCASP_0_CTRL_REGS);( c- J( ~. V9 n1 c/ u" f- O2 O4 ]
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
( H) J, h; j( VMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
: S! u! {/ }7 C7 W4 m& L' CMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
0 G& U2 ^/ |- u( F! s) ~3 }McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
. N7 Q0 F( {4 v$ Y* X- Q9 z+ rMCASP_RX_MODE_DMA);' A9 ?" @2 N( I$ `: U- {
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% m) J1 t8 F. o8 L# bMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
. `6 S3 C( _$ R" o1 U! ^( BMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, [/ o* y, Z' n0 ~
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
+ Z7 ` W( W, Q) g! @2 IMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
" F7 u& t) \' y, V1 P+ A* v7 oMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */& {* U2 t' B) [8 \5 O
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
; s( c% N- J# x' OMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
/ N$ N/ c" L7 j( V* WMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,. t: J3 G9 r8 Q1 ]; H: F2 t0 c
0x00, 0xFF); /* configure the clock for transmitter */9 [ O7 ] K) m6 j0 w/ t; S
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
( }' s6 U _' }* OMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ) h7 W* Y7 R; O: ?# C4 y( G
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,' H& S( O) q/ P/ Y! W
0x00, 0xFF);: x' v" ~) S9 r7 O' Z" H9 h
- c" q! b: I! \6 y
/* Enable synchronization of RX and TX sections */ ) U& Y+ d8 |/ r* x P$ z
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
. C& f1 a* ]5 J7 j- f& YMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);2 w. n8 c/ r6 Z) U: j: | l- `6 e+ _* [
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
9 r$ l7 N6 e3 t) l% c4 I' \** Set the serializers, Currently only one serializer is set as
) R, E- d5 L4 @0 B** transmitter and one serializer as receiver.
0 b5 o; n2 ?. B( u3 ~1 H*// b& V# b( H! a3 h* X
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);' Y9 L" @- x0 g4 u
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
( p/ z8 M5 y+ c/ m) ]" g' @** Configure the McASP pins
8 ~2 A$ v8 [0 b# E2 h7 P% U2 L** Input - Frame Sync, Clock and Serializer Rx
5 J& l8 u. b% W. |** Output - Serializer Tx is connected to the input of the codec
7 I1 X. R2 O2 S* M ~/ w( Z*/4 j1 h0 y0 T6 X
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF); s+ h5 v- O! M6 q8 |
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));- P _ \/ X) n4 B& J$ K8 i
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
/ h$ G- c, O. u" ~9 h3 D9 J| MCASP_PIN_ACLKX
9 G( X' P! w. t* ^" ?| MCASP_PIN_AHCLKX
5 W* f) T( p3 m" V; u| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
$ c( \ v3 U+ o0 VMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
8 U% e# u/ v) F7 r| MCASP_TX_CLKFAIL ' u7 o+ i! f; v1 ~: v9 x
| MCASP_TX_SYNCERROR
n9 T7 z4 }. b| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
2 O- [2 T) ^: J C/ p4 n# ^. M6 ^| MCASP_RX_CLKFAIL
* m8 [$ j: Z: ?/ |! Y| MCASP_RX_SYNCERROR
0 T2 }+ k( G: u| MCASP_RX_OVERRUN);- J8 ^+ K4 @" A2 D
} static void I2SDataTxRxActivate(void)5 L8 ?7 y# C+ g8 g
{+ @7 F0 D: t( Q; |
/* Start the clocks */$ [6 D7 q d. X q6 b
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);% b9 ? x; B! d' ^; {0 X
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */7 M5 H4 {: Q) F; h
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX," _! F" Z# g$ ^# g2 G/ {" Y
EDMA3_TRIG_MODE_EVENT);
% t% |5 ]( Q# T1 ?/ o$ v! cEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: {8 b. d8 [( z) A( e: K6 PEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */3 G5 }6 R# f+ G3 a9 h1 q3 v
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);3 o) m( G. P3 _. O
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
" t/ O, d& s3 [" g& ewhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */; E7 z9 O$ P: E1 u4 L
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
4 r: j$ z. [; M- WMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
$ v% @$ f' ^: ~" n9 C' U}
" w6 y1 b' e9 v' s- y请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
' I' b: G6 d( y. [% t0 w7 G |