MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11083|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
# k0 v0 m0 D$ g; ^5 B" R& vinput mcasp_ahclkx,: l: Z0 P# ?. z4 ?" r5 K
input mcasp_aclkx,
0 d2 a6 |, C$ |, j3 p; a5 |1 c+ jinput axr0,& H" J9 C; |, A# ?( e
) J  t" I  }5 Z0 v1 O
output mcasp_afsr,1 |) G) v8 c+ f: N; R( ^7 a
output mcasp_ahclkr," W4 v& J7 {) J8 u2 a: j+ X
output mcasp_aclkr,. \/ a6 \. F" v5 O0 l3 B3 |0 b) ?
output axr1,
# @1 W' N" X% p% |3 G1 R( H
assign mcasp_afsr = mcasp_afsx;( q" f* u( f; s2 U
assign mcasp_aclkr = mcasp_aclkx;
7 }5 h9 m3 }6 k! [! wassign mcasp_ahclkr = mcasp_ahclkx;, B- y" G( r" V5 l. p7 ?
assign axr1 = axr0;

, D' R. o6 A4 L& _) t# v/ U# ~- F+ Z8 q
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
2 `0 y2 K+ h4 D4 \% o) g
static void McASPI2SConfigure(void)
+ M& `% j( v8 g4 d{
; U  v' x# t) }McASPRxReset(SOC_MCASP_0_CTRL_REGS);7 y+ H0 k2 {6 N2 x
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */' S/ ^" Q# G+ E+ S
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);6 i+ `/ i: |/ b# ^. E
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
8 u6 m9 S: L) i3 c4 OMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* ]/ a6 U+ }9 w# |& |& PMCASP_RX_MODE_DMA);
7 f* H! o/ Z! v5 z( D# `/ pMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 e  ~$ @0 {9 N8 MMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
5 [/ A$ G8 P; ~8 `# U! j7 {' hMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,   d5 P  i0 D, q2 F
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);2 _+ a& J, {, N0 b+ h
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 [1 ~5 h% N- I4 N2 U- k3 w3 H( DMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
5 T, L* D* ?( N  u% AMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);% S& ^  H9 e) @% r
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
/ m: q2 j2 Q% q! G% gMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,- R# ]; s! v" v. z; S3 J' T4 c
0x00, 0xFF);
/* configure the clock for transmitter */3 q* U6 p( g* l4 H; n6 n
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
5 o" e) t, f; XMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ! U: C( G7 I4 v% ?0 W
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,/ t0 I+ g* ^& Q( I( k& K
0x00, 0xFF);
+ K; S% R( {- s0 a2 Z- w- u9 T: i4 \. V+ r+ {9 m2 a
/* Enable synchronization of RX and TX sections */ 4 e# z+ @( ?! P
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
! U9 p& V' L5 m* I1 [McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);; F8 G) K$ ]# p, ~. w0 Y8 S8 m
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
2 z: @7 n/ S9 i** Set the serializers, Currently only one serializer is set as- N+ T3 Q. e" [/ v
** transmitter and one serializer as receiver.( C4 ?+ n4 Y' m( m( w
*/1 c6 o9 d/ Y0 m
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);* M9 p$ o5 ?7 `+ |' \
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*/ N7 e/ a- J+ ?
** Configure the McASP pins * ?5 _+ i& k, p- r
** Input - Frame Sync, Clock and Serializer Rx+ @/ F9 ~& d. ]% T
** Output - Serializer Tx is connected to the input of the codec
1 J/ r1 [" ~8 L# R* f' ^, X*/; h1 ^* D4 u* S' u% o7 e+ ~& t
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);5 V0 e! \% `* |" m' \5 a
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));* E, b$ k5 d, v$ b4 e
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
. B# h/ Y; P& r2 ?| MCASP_PIN_ACLKX3 K4 u/ {' w/ J) z
| MCASP_PIN_AHCLKX
$ q) K9 j: i+ I, z! v| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP *// W9 v- r& _# O1 V& [2 C
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR + w9 }0 ?/ w( s) D5 \; w
| MCASP_TX_CLKFAIL . m6 Q7 }* W0 C! n: n. _
| MCASP_TX_SYNCERROR
- |  c: C  K" z- F% A6 d8 b| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ( Z+ R. `; W5 {& S4 v+ `" i
| MCASP_RX_CLKFAIL
4 r. S& ^6 A- @- R9 ~, M| MCASP_RX_SYNCERROR 5 o& p* M% h5 Y8 j; I! |
| MCASP_RX_OVERRUN);
  a0 X1 p8 `! j  [. X}
static void I2SDataTxRxActivate(void)) Q7 Z! T3 o5 d
{+ O0 I' R0 N9 S  @- z
/* Start the clocks */
, ^3 `# b0 D4 A4 ~5 E( mMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
# i" Y2 a5 E- f3 C! D' x: OMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
$ f2 p- g( q& P, |. S- w* E& xEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
/ H! t! }( P$ v/ z5 f5 IEDMA3_TRIG_MODE_EVENT);. J5 F/ P- x2 M  E" X
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, - J) |. ]% \' X9 F
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */7 d, h& V  \; X& I5 l. q
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);2 e3 ^7 S5 e3 p( r1 }1 u- n: t
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
3 \% D1 C6 Y6 uwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
# G, k4 d4 P# a/ z" O2 d) v4 k( UMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);! V4 d' f) [2 p4 ?# i$ f
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
4 s6 B% j* R+ Q( r}
* @, a2 T6 O- z1 \( e" y, k
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

+ E: p% E5 h3 K- A; {" [& i# m
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-24 02:38 , Processed in 0.039605 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表