MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
! {  U0 p$ l+ e$ N  ~( k7 @" k* t* Zinput mcasp_ahclkx,
input mcasp_aclkx,
2 l$ Z. x" P7 G$ c; e' Binput axr0,
* L1 S8 ^8 b2 B) \
' B$ c1 \: r8 |9 O; {; _4 Foutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
- w- `0 `2 j) o4 q( a$ F: @output axr1,
. a4 a! S3 `8 p8 I& ]0 x# Z& k

assign mcasp_afsr = mcasp_afsx;
  x; |' p& x; [assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
# c8 R' h3 s4 c% q$ J0 O( U! z7 H7 d2 k8 passign axr1 = axr0;

! r3 V+ p8 Z) Y$ t& _+ J5 r

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

% G7 B& h# {$ i5 I, }. I9 ]

static void McASPI2SConfigure(void)
+ ?3 g; Z6 V: F2 X{
7 Y5 P- B/ z; F! M& c- }. vMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
& o# W, c0 `* l$ E/ ^' CMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
9 T% Y$ B- R, ^* [$ BMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
! @  X) d" q& q- a, s0 c1 OMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
9 R& t6 T: Q2 `4 E/ dMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
+ H2 ]) v' Y) `5 I( L( W5 jMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
- g, ^& D! d! m9 O' c# y1 Z' gMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
4 Q8 h, ]* a: ]0x00, 0xFF);

/* configure the clock for transmitter */
$ R# w1 A6 t( `8 H/ S4 TMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
# W% l' i8 P- D0 w' rMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
( ^- |5 o+ L; d0x00, 0xFF);
7 Z; T4 H: S- x6 e' R% N+ X
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
6 _& _0 C+ ~9 n6 d. l- mMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
$ r2 n+ U% D( k5 `* f; W- {** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
4 j9 L2 D. |5 D! S0 K, R: e** Output - Serializer Tx is connected to the input of the codec
4 ]5 y- r* c" ]: ]2 T*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
( R; ?" A! n+ l: m! {McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
6 a/ {1 k0 h( u( [& \% LMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
& T' f4 F# ~0 k8 a# P: A; r6 ]| MCASP_PIN_ACLKX
: T8 Y7 j1 Z) n$ L| MCASP_PIN_AHCLKX
* ~7 N0 v) a1 l) l5 ~| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
$ m8 k% Y/ _3 x- bMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
! M# s8 |/ ], @| MCASP_TX_CLKFAIL
2 X3 ~5 s! _' h$ s8 j| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
9 r! [2 C  x7 l; k/ V9 x| MCASP_RX_SYNCERROR
/ t" e6 S+ f+ e9 ~| MCASP_RX_OVERRUN);
# ~8 B$ C) U( L( N8 [( H}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
5 }1 o6 o+ F1 mMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
% w; b* I# r5 |" S! W+ EEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
' ]; {6 e7 Y1 x4 z8 b7 YEDMA3_TRIG_MODE_EVENT);
- O! S4 K9 Q& G3 ]6 v  h! y9 ?$ uEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
2 ?! ~* M4 g, L7 R( AEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
/ c) n: D2 e6 A6 o6 AMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
/ N% w: x! e9 t% D% r$ z, nwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
  |2 j: T' u& z/ {! ~; x: o" G" N# PMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
* C' T: F* t1 z- u' I: N7 R. aMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

8 i" U7 M8 B+ m  }0 c; s$ D; P* o

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

1 @0 [/ H3 E* b