MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11274|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
2 i  h2 R- Z* c# w. d3 @input mcasp_ahclkx,# g% ]0 @" L; c% l- T& ~3 X6 \
input mcasp_aclkx,
, O! q; T( j" P8 o; einput axr0,
5 y/ `% x# q2 T8 h$ L7 R8 [% J" T' {1 R1 s
output mcasp_afsr,* H8 B3 h9 c4 b2 t( L
output mcasp_ahclkr,/ @9 P1 C4 C, S- D( z5 H2 \3 `
output mcasp_aclkr,& `% y1 [# Z/ R9 s: a3 y0 x
output axr1,! \4 ~4 Z' b; j2 C4 ]4 ^& |: N8 d
assign mcasp_afsr = mcasp_afsx;
: ~0 `: f7 ]% Tassign mcasp_aclkr = mcasp_aclkx;
; ~$ w+ r' K! K# b$ Y% o7 W1 gassign mcasp_ahclkr = mcasp_ahclkx;/ L& ]. y6 ?, p+ {; a, l
assign axr1 = axr0;

$ X* v# t) W, w4 `0 o% G
4 ~+ Q7 N" R  _/ m2 v  t  _( O
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
8 y8 F6 c- G, G
static void McASPI2SConfigure(void)& N$ o9 N* p3 @: q0 q9 ^0 v
{$ C3 t: h! b5 ^' I5 n" C% c/ @
McASPRxReset(SOC_MCASP_0_CTRL_REGS);+ z6 t+ y2 X% o$ M) I
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */3 a" o; N3 {% H% d: R- }' V
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);* h! V' n9 D1 ]8 M
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */9 ?# ?5 v8 I5 Y3 C- S
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: r- \4 _; a: ]5 L$ C: PMCASP_RX_MODE_DMA);% M3 y& R. s( c) c0 N& U
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 Y/ o/ i  {( `MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */- U- C8 V- r4 @6 t% [' q3 y
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ' _' b6 S& Z6 ^! Y! d! t# x
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);$ {, A6 u7 g% {/ C. y! I
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
" C/ [6 H8 h+ {  lMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */8 y: K+ ^1 e: }/ q; x/ x4 X
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
6 V6 f2 b5 \% H. I* ?McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); , f' p4 _- M6 v& A  D- z
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,- P; O$ l% M" [6 R) n) N
0x00, 0xFF);
/* configure the clock for transmitter */
1 G% [7 s  K9 \7 C( ZMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);: L5 y0 U. ^  ?+ z# o5 H
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); - T& O" G9 j' v% B- ~& t1 V
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0 n* w5 u% J* w2 U1 X0x00, 0xFF);2 C8 D( Z7 d% \
9 ~4 v6 |3 j1 U  }, X5 c; z
/* Enable synchronization of RX and TX sections */
1 m( I7 c! |6 t' Z2 I6 O+ U0 ]8 vMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */4 ?8 W: c, _0 `/ n0 N
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
% c: \; R0 p+ \! W: j$ oMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*. w. H/ s$ x, A+ I
** Set the serializers, Currently only one serializer is set as$ ^/ ]& I% A- ~  ~. I0 n* I$ |6 G
** transmitter and one serializer as receiver.
# j4 D: N' @3 b*/
, t! i! @5 Y; W1 A. U2 _( i( O) `9 xMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);1 \4 U5 I/ D/ h+ s: h$ g5 q
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
4 b) \5 T6 r) u3 ]1 X9 d3 \** Configure the McASP pins 5 @0 F7 g" W& {, d9 D
** Input - Frame Sync, Clock and Serializer Rx
/ ]4 H/ Y3 G) g, n1 |8 e& R4 j** Output - Serializer Tx is connected to the input of the codec 1 C7 }  I( ^# u9 R& |# h* ]
*/8 f6 I' ~! b9 J& s
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);( V, r# l* M; d& H: e$ D
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
: C0 u+ A8 [9 }McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX$ \* K* K8 h5 K3 p2 p+ @. ?2 A% ~
| MCASP_PIN_ACLKX
* q9 g! {( b& m7 k$ @" Z: S+ W| MCASP_PIN_AHCLKX3 ^, U: Z! A) R
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */& b0 d& y# _+ w: V* ]5 L& G
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
3 L7 x1 g7 H! d7 y4 R  d| MCASP_TX_CLKFAIL 5 F# O, T/ ?6 j* _5 |; b) Z: ~
| MCASP_TX_SYNCERROR$ L) x% m; h) p* x
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR & k5 ~% H/ K" N" L6 B0 c
| MCASP_RX_CLKFAIL' M% B! ~* ~4 ?9 K' Y7 ]
| MCASP_RX_SYNCERROR
; g$ W) A  y, V| MCASP_RX_OVERRUN);
$ D" \  H/ k' U$ U  |/ J}
static void I2SDataTxRxActivate(void)$ D8 s" C9 m: _9 ?  v8 ?  R- Z
{
" N8 {3 A; F. y, ~3 X4 r+ C5 ]: `# F/* Start the clocks */: m8 a9 @' G; M# ]1 E* X6 G) ~4 l
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);' _& X% Y- v/ w% j% w( @
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
* M9 _! W6 N) iEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
1 k/ G8 m' f4 k# IEDMA3_TRIG_MODE_EVENT);
: m0 z3 z; z+ r$ _4 ?! kEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
& o; C. q/ Q0 N: D# i9 E1 @EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */" A% J6 a$ n3 w5 M/ I: J3 z) {
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);7 T- j3 B  \8 {+ u2 N) C! O+ ~
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
9 B! h6 \) |% l5 z) jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
1 ]1 T8 |; Q. G" f: W5 D+ w3 [McASPRxEnable(SOC_MCASP_0_CTRL_REGS);( ?+ B" k, n5 ]
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% g/ t9 t! c% Z/ L7 w  }}
2 q: e- r- }5 D! k" m
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

. w; k5 A* {  U5 c7 w, s
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-28 23:30 , Processed in 0.038870 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表