MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
0 R& Z5 K' V2 q# ginput mcasp_ahclkx,
$ |' e0 I, ?! s: r5 Hinput mcasp_aclkx,
input axr0,
+ t( Q1 G+ K) Z& X1 }4 p* V7 x
1 N9 }! z# v* S  Ooutput mcasp_afsr,
2 A8 a, f4 C/ W# {" l! t1 aoutput mcasp_ahclkr,
+ p8 u! n* F: J' ioutput mcasp_aclkr,
) W2 O" w: R/ h2 i7 \output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

0 d3 I2 W+ r8 }6 E( E
7 G9 K  U* ?! @  `0 |

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
" U5 z- h8 L/ _; J{
( n' U0 H( f! zMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
6 \- s6 O/ M- \+ `  V: `McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) v( Z+ \( ?3 B6 Q) wMCASP_RX_MODE_DMA);
( I6 y) \) }6 e9 v& p) t# zMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: I& n2 h. j6 ?" @MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
1 m2 U: i6 O% OMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 n8 b. G8 f5 TMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
; e. B, `1 g6 l4 ZMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
6 Q. x* D, c# R4 ^. J% M2 m! XMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
7 Y: M) q3 S8 w4 P. TMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
  E2 y, _7 o6 vMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
& w% I+ O0 |; W; @. \' F
/* Enable synchronization of RX and TX sections */
) V8 b* P3 p/ A+ H' P9 X/ uMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
+ q$ P7 O. I; yMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
; e0 Q: E4 P- Z. u& N$ ?McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
6 `0 p5 O* |! Q4 |* c** Set the serializers, Currently only one serializer is set as
1 X  I7 e& ]% B; J** transmitter and one serializer as receiver.
/ ^1 V* X8 S4 j* ^$ r*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
) V9 s5 \" ?+ q6 X* J** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
  `+ |; N- i4 k  ]- Y** Output - Serializer Tx is connected to the input of the codec
& ]" \" K( L) r) {; M*/
) z0 |3 ~4 I/ u7 K3 zMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
  n& L3 K+ K! m+ t1 n) `| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
3 a* l# H4 `% D3 F! @| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
$ i2 R! |# w1 x& d/ X+ [: x| MCASP_TX_CLKFAIL
, x; m; t' z  t3 @" J| MCASP_TX_SYNCERROR
0 J- C3 O3 @4 z# U| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
( i* H4 ?  ^6 e* Q1 o| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
& U: C! w9 n) W$ m$ o}

static void I2SDataTxRxActivate(void)
; H& o2 X$ X$ w1 f6 j4 Z# G{
3 `( u+ N( F; ?. R8 S; ^1 h6 s/* Start the clocks */
3 {7 v3 z: B, K' d5 PMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
5 D" Q  u. g+ w5 C2 B, y5 j; ?McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
+ k2 Z; {6 k6 W% bEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  B0 [3 ]8 _% A# [$ R, s% |EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
0 J+ t9 Y7 X, z7 k# n6 ?* EMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

3 F0 x- o  @8 k% {' |' M" L# H