MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11142|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
# _2 H8 D; x) l( C2 w4 s) Ainput mcasp_ahclkx," N* W9 K) R' s7 D7 [6 v6 Q
input mcasp_aclkx,7 x7 Z! T+ {0 V
input axr0,
' A9 P$ |" |1 n5 u  ~5 ~5 [/ x6 |( R+ R1 C' S6 O: _6 b  Q7 u
output mcasp_afsr,: |( L8 \0 T) d1 ]; |
output mcasp_ahclkr,
! G  k& U! ^1 Noutput mcasp_aclkr,
8 S1 w% X* G$ \5 l7 p8 Houtput axr1,
0 F. t% a5 A/ j% I
assign mcasp_afsr = mcasp_afsx;# B8 V$ |& P; t- n; g
assign mcasp_aclkr = mcasp_aclkx;
7 K$ {* \& e: [9 }" H  j5 P& Zassign mcasp_ahclkr = mcasp_ahclkx;5 {- s% ]7 A7 o" ^5 v
assign axr1 = axr0;

6 r- L% A$ {" a* k6 U
9 R, v/ s: C  Y& U; y
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

1 c* y& @& l4 @2 v# _
static void McASPI2SConfigure(void)" |$ z; R; l. V# N- V4 o
{" z) [* [" R8 E$ ^. Q  o7 o
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
  B% P4 `4 B9 c; W! `9 \0 m# iMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
1 h( r; }. ]$ K+ o0 q- [McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
5 D' x& d8 Q1 H- V: d' `% O6 w' dMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */) e; y% k) K% w- G8 B( Q9 g" X6 y
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,4 M* g, x' [* o. s0 l" x
MCASP_RX_MODE_DMA);. ?7 N+ d  q( p% F' j3 k
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! z5 T, N/ E. |/ Q: }) l; \MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 U: Y0 Q' F& V5 D3 S+ E0 g- [McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, . A/ |, d" P4 q8 G
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
9 c7 K8 F/ w5 }9 n! JMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ' W# o( R: |$ ]$ k& H  |
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
4 x* k  p8 Y3 l/ H& rMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
1 J2 `# H$ }, ~  T: |# uMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
. F/ u. q3 Q8 i3 f! hMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,% s' n+ t, t/ ]  p% p; ^' v
0x00, 0xFF);
/* configure the clock for transmitter */
2 X2 {3 k/ W7 H; H- |4 C4 Y; B) v( QMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
$ ]! V4 N9 ?* A8 aMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
: x2 _- Z6 m6 i0 D/ `- _: ^& BMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
7 J4 F: F6 A( ~5 }0x00, 0xFF);
/ E2 D0 D: {+ y3 c$ }' y- I
: M9 J" b7 Q6 X9 C/ b4 H# X/* Enable synchronization of RX and TX sections */ 8 _7 Y! ^. j6 H/ w9 t  a- m
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */5 G; T: P5 V/ Y  p3 |
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);# N9 a' m( |& T- V) t# k. K
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
. U9 K1 U2 b/ o/ R! N* m7 }; n** Set the serializers, Currently only one serializer is set as
0 Z# W) _. x1 b/ c5 A** transmitter and one serializer as receiver.9 K  ~5 E: d1 _1 R1 {# S1 }
*/
4 g; L: l% m- F$ D2 PMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
4 k% y1 r$ e8 c" O6 Z" uMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*; U  S! [9 W& X
** Configure the McASP pins 3 |# @5 X0 C' p( b
** Input - Frame Sync, Clock and Serializer Rx6 N1 l0 g- _! }# b/ N5 f! ^
** Output - Serializer Tx is connected to the input of the codec
% @2 ~+ z# F$ E/ c$ K! S5 z*/5 Q; {7 g; z. U0 z
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
% \! K% L/ c. p) n5 M) c* p. r$ jMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));: e& |0 z3 @* Y: h* `* Y" \
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX$ F  j3 m: @  s0 H
| MCASP_PIN_ACLKX/ @" J" n. [7 e* Y5 V" v" Z
| MCASP_PIN_AHCLKX# z! C" u3 Y2 f
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */7 i2 `: D6 @/ n0 l% ]
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
# I' I/ ?2 L3 N2 E7 j2 }, B/ M| MCASP_TX_CLKFAIL - R. g8 X* N  L, [! v
| MCASP_TX_SYNCERROR
1 Z7 W% y; T/ @- u$ \$ E. n| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ I! q& _; q5 s5 N8 N2 ~* e| MCASP_RX_CLKFAIL
( }; _8 y5 G/ ?| MCASP_RX_SYNCERROR
, e' h4 G7 U9 z- S8 f| MCASP_RX_OVERRUN);- W, d/ O3 T- F5 M1 g3 A
}
static void I2SDataTxRxActivate(void)" t0 C. l" I6 r" `; r
{( i# ~" [2 w2 g* M
/* Start the clocks */
+ S' h  C$ \& J4 \( [2 N! a) HMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
* |4 E, O7 H, yMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */7 c% O) z. w' R, e: c' _
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
- p7 o/ r% c9 Z! kEDMA3_TRIG_MODE_EVENT);; A" j7 M" d7 [) T+ m4 z. U
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
8 ?* M2 c, m  h- J* OEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
# c) b+ B; q- Z+ L+ WMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);- _4 \8 g/ [8 t* _
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
1 V) ^; r, S$ W* T; N- ~. C/ H4 uwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
! Q0 [5 R! J# T% l8 f* m$ z) L$ a  d; wMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);+ G# b$ N5 @; ~8 W' ?' |
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);& o7 L' V) V) h
}
. ?  s$ E. G9 x1 n( n) h8 y3 j3 [
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
6 r3 B; t  A& Z+ l) B& R
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-25 20:18 , Processed in 0.040874 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表