MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10249|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
4 K2 w+ U1 H6 d4 _& tinput mcasp_ahclkx,
& |" u8 |9 x* z* `5 Winput mcasp_aclkx,9 n* h/ [- {% b5 M1 z, K
input axr0,( J1 _9 _* c3 c! _! v' s

# P7 ]8 u# J7 F/ O5 Doutput mcasp_afsr,
; V: M2 r1 `3 A$ Q  ]9 Eoutput mcasp_ahclkr,# m8 E8 K" B0 U$ Z, Q
output mcasp_aclkr,
. i/ \8 |( E6 r* |9 Koutput axr1,$ r9 m: d+ T4 l; c( Y) a, h2 u9 I
assign mcasp_afsr = mcasp_afsx;/ r* G$ K7 G5 V- l; p& _% E
assign mcasp_aclkr = mcasp_aclkx;
; e. o* D2 U8 B* yassign mcasp_ahclkr = mcasp_ahclkx;
/ b) t0 m& a% n1 C+ T5 nassign axr1 = axr0;
1 k0 g, P+ h6 ?. o

2 H8 s7 N1 |1 m4 v5 n
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
8 K( K2 n* A& V% ]) F! x$ q
static void McASPI2SConfigure(void)' a, M, P  K- T' X: _
{
9 x0 x: E" j1 T0 }3 PMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
' C7 b+ Q) m4 I# m% ]: ZMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
. M, c& [1 u; F1 _7 tMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);7 m# S& E: ~3 d/ n7 C' l! L
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
' T9 T% m9 I7 W; I+ FMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' P6 X2 f: ^- D! \0 f. T9 e2 D8 AMCASP_RX_MODE_DMA);6 i7 b8 \7 i; r5 b3 D/ [. n  M
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,' M: U3 C; ~; l
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */6 H7 i# i% K; G
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 1 k5 T0 _8 a: j$ p+ C8 \( \
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);4 z& w+ c8 Q; Z  @
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 p0 o8 T* i% E! P, u, tMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */, g1 `8 `# l8 |1 w0 v
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
$ X! I' O: _1 K6 g3 {McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 9 u' l8 M) K" \' S' O
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,( h. [' U' R- |( b1 K" q
0x00, 0xFF);
/* configure the clock for transmitter */
, |$ d! |# a: I0 i4 c  m- q6 s- rMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
& ~7 K% A+ E5 d0 h  m: q4 OMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
; W! A: m( W& Q9 @5 vMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,9 o- t- c* u, W+ @7 M' b5 Y$ Z
0x00, 0xFF);
" r1 m! R6 h& u: q% F7 h7 ?# @5 _0 b0 Q
/* Enable synchronization of RX and TX sections */ 4 ~' M0 v: T1 W4 u- Q
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */+ U2 n6 P. f0 W  }+ T. `' S
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);/ Y+ h' e/ D$ m) i4 q4 q
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
. g+ r  b& O* E** Set the serializers, Currently only one serializer is set as
0 r- ]5 S* Y5 H( I! k** transmitter and one serializer as receiver.' n' P4 `; S$ y, v; G1 g# ]
*/" |1 P1 T0 W* h  J
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
  _7 k  `9 Q  R; UMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
( M/ T  @/ V8 G6 E0 |% a** Configure the McASP pins ; w0 x: [; Z# f' N; s& q+ N
** Input - Frame Sync, Clock and Serializer Rx
* i8 J: y2 r& z( n6 n) l** Output - Serializer Tx is connected to the input of the codec
% t1 y) n6 g8 K1 O/ q*/
$ z. ]2 w( W) I  GMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
6 p+ T2 c, l! w) O2 IMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));, G! C. l# w8 w* q: J. w+ W, `
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# N" y4 _# V0 R( u| MCASP_PIN_ACLKX
$ q7 ]! x8 Y4 C, i; T" n6 \+ _| MCASP_PIN_AHCLKX
. w% Y- T' p+ G( W- V! s| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */1 z% m  `, D" t, _" X$ G$ I( N2 H  Z
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR # O0 g; Q* ?6 T9 s
| MCASP_TX_CLKFAIL * x* ]# V; V- D3 H2 l+ @: x  J
| MCASP_TX_SYNCERROR
/ u" d  @6 C( Z. Y| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR * s# I# u$ \. k
| MCASP_RX_CLKFAIL
9 I* {$ p9 x" S8 y+ M9 }( X2 C8 i0 f| MCASP_RX_SYNCERROR
# N1 M6 [8 l* m+ i| MCASP_RX_OVERRUN);
. g: `" N' k3 ^7 J3 S. Y8 ]+ P$ G2 W}
static void I2SDataTxRxActivate(void), \7 g) F, ]- N/ |$ l5 n2 {
{8 G% @0 U% o0 P" Z4 r
/* Start the clocks */# j* r4 `& J+ S; r' ~, g+ Y8 m8 u7 q
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);' R1 y2 k( h. R# z' E
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
, z$ V; p- n8 n! l( DEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,1 J3 \* u! r2 s5 K1 s) l! P$ W
EDMA3_TRIG_MODE_EVENT);, k( n" C5 O4 [! W3 K* c" O( a
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
& q+ l! ?5 u4 d  T% o% V# tEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
; x+ q4 a" Z# e7 f3 [McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
9 B: D$ ~7 k" ]& o$ P" kMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */+ T' f' Z% n# M& \: X! ^; U* H
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */; [; m, ^- b+ v8 R5 C9 h
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
7 h/ u5 L/ J: k; h" H, qMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
' U$ u0 y3 a. l7 x$ J' o$ Z& y}
4 m  z1 J1 R* s; G" U2 I$ f  |6 \4 l
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

/ o& G8 B: l+ z% a/ o0 O
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-1 19:37 , Processed in 0.040593 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表