MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
4 Z/ p3 q. }( |2 ^1 k. O0 p! ?2 P& R$ \  einput mcasp_ahclkx,
input mcasp_aclkx,
' ^# K2 C& e0 d6 yinput axr0,
, B6 o; J* t$ P8 E- y
7 k" `2 y% ]; U9 W! eoutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
5 b2 ]4 f8 \- h/ h6 Coutput axr1,

assign mcasp_afsr = mcasp_afsx;
) x! N  Y% W' T& A  P2 O: Lassign mcasp_aclkr = mcasp_aclkx;
& a: L: U) W  s$ N+ n. F1 |) y  eassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

6 d% J5 u& p# k* e" U) n+ B1 R$ B% q

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
  G* I7 s" j% F/ \2 K$ M8 P. x{
  S: @3 M6 p% A$ t4 x2 ~4 ~McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 L, @5 E' Z7 m( x' F$ W+ mMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
" m5 n2 Z; m. @; F% p. `MCASP_RX_MODE_DMA);
/ \9 W+ A9 Q# XMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
6 \. }6 }$ j- y! {; jMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ j' f! m4 B$ `  Q0 h8 VMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
  F  g5 l  E! c# _1 A+ lMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0 y4 G9 a0 V! C4 J4 \0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
7 o5 {% M' z! @6 v! xMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
/ y7 a" Y3 {6 f4 q6 g. GMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
, x/ U, n8 y) H0x00, 0xFF);

" C# x' x' K9 B0 \  ^7 |" ]/* Enable synchronization of RX and TX sections */
( L- R( L: v1 a' i4 T" {" k  QMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
4 D$ G2 P8 h- V7 B$ U) B- l, N: }** Set the serializers, Currently only one serializer is set as
& l7 s8 R- q  F6 a** transmitter and one serializer as receiver.
  f5 @9 h+ k1 R- x0 e9 X  [*/
( W) m9 u, [/ G% c9 j) sMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
; B+ L0 [0 C' h! B** Configure the McASP pins
* h7 _6 N+ Y5 X( m+ Q** Input - Frame Sync, Clock and Serializer Rx
- `2 A1 \& x4 T& q9 ?% S** Output - Serializer Tx is connected to the input of the codec
*/
% F( B( q( Q3 S6 }5 A9 ^( T( B. vMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
/ F: \; A* ^& y1 r7 eMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
) m, h4 x) B- I/ w5 c5 }# o| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
. B  u& g  f, B& _; N+ H' |: c| MCASP_TX_CLKFAIL
% T, T& V9 @* g6 ]  X& K: u+ q| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
! [) i! x. h1 P* V2 I/ e8 H0 _7 J) ~| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
1 E5 |$ ]+ z( v" v' c/ l7 s| MCASP_RX_OVERRUN);
7 I6 z* a" l$ K+ N* O}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
8 E8 k) m4 F  a* n; N5 G  IMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
" X8 S- c3 Y$ f$ N3 E/ f; w- rMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
- R0 F! i+ o: P7 k7 p+ SEDMA3_TRIG_MODE_EVENT);
! Z! u, |3 c/ n$ }4 ^+ xEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
; F2 K7 S- y  E. [EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
& ~4 {7 \" D" A" h) kMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

0 W# c4 X1 I; Z( }