|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
- W; f( R: y4 g& k1 @input mcasp_ahclkx,, ~+ k; P1 n( c- T V
input mcasp_aclkx,% Q5 H; p j: G4 _1 }
input axr0,
4 k; h: w. n2 N1 s& R, f# W
5 c9 I% W w4 H+ B1 e1 Xoutput mcasp_afsr," O) C; d! p y9 b, M7 v6 @! \; \
output mcasp_ahclkr,
: @8 e* {6 i0 ?* V Woutput mcasp_aclkr,
: j" a4 S, u* [& ~8 y1 u8 O2 G4 zoutput axr1,7 W/ y: g% O$ p$ J$ w, o6 P _
assign mcasp_afsr = mcasp_afsx;
! G0 p. T0 Y2 aassign mcasp_aclkr = mcasp_aclkx;& c! O( f* g1 B; }- u# U+ Y
assign mcasp_ahclkr = mcasp_ahclkx;# e- ^" w/ H1 p# {8 U. t
assign axr1 = axr0;
4 N1 y. K$ y) C( B h+ p7 P' s h/ m6 I/ N# e: s
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
; U3 Y3 l4 ~7 h; p; cstatic void McASPI2SConfigure(void)
4 G& a3 I* y3 Y- H{
/ u$ e" n) Z. e2 f4 V; n) y0 T6 EMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
) U- O4 Z7 P" b; xMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */7 ^8 X! y/ s G$ D
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/ n& B" u, @) O$ C% KMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
' N" k* j; s xMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,$ A; d$ I9 q6 e' l6 z
MCASP_RX_MODE_DMA);
( K/ V( w; R# W- @8 k X5 rMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
( E& |# ?- E) vMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
9 L9 d* Y6 b9 ~) aMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
/ [) E1 ]* d$ I: B& A- x' NMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
: u. s" }% j2 o$ j6 YMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 0 R2 r* Z" Y# p) e
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */( ?: s$ k9 y7 c! Q& }- m3 w
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0); ~' C! W/ Y- ]3 a9 w8 d
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 2 C" R) v$ W4 @, _
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,4 |7 w r4 s9 k- g; y) }4 L
0x00, 0xFF); /* configure the clock for transmitter */: f: n6 S8 |* X: J/ j$ s i
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);* \+ e- D2 c4 i9 ~8 _( v+ y
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
& y5 x8 [2 [' `% [& v& U. OMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,, y/ c" Y* m7 w* l# C3 a0 _* B. A' H
0x00, 0xFF);# a$ @) c# N V1 P% }# ?
9 ~8 V- S) v3 G5 O6 l
/* Enable synchronization of RX and TX sections */
6 Z9 x9 O+ n3 @7 M9 K! `( e4 f3 Y7 uMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
* ^- K) n. V$ K1 q7 Q* c8 ^McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
+ u- k# b7 i* u( e s, I$ lMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
0 S: g' t. z B& k E0 X** Set the serializers, Currently only one serializer is set as/ F) G Y J+ C8 n' X$ S: l
** transmitter and one serializer as receiver.- e z! k1 w3 w3 D1 l! y9 t; L
*/
/ d9 t: {! b% E6 s0 v& Q& o$ l5 uMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
) R) C/ {# w- E3 e- b! M' YMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*# J- W: e' E) D' u! y/ U
** Configure the McASP pins $ E8 e" J8 k# u8 G2 J3 n
** Input - Frame Sync, Clock and Serializer Rx
- E& e( f! Q N7 `% d! P1 T** Output - Serializer Tx is connected to the input of the codec
* ~; O2 O& I$ q4 m D. @0 F4 i*/
* A/ r8 M; K, ^( U+ pMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);9 D1 d) T6 e3 r
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- y2 k. Z( _5 X5 b' B, O' oMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX# D* e/ a9 a' K0 j
| MCASP_PIN_ACLKX
; j3 l- r: d% R6 F| MCASP_PIN_AHCLKX" _2 Z; R9 |6 w& J: V
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */* E" T& F% q' g& ]5 b' z
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
' \' e5 B' i' \" x| MCASP_TX_CLKFAIL
: D) J0 F3 v8 L- t/ C| MCASP_TX_SYNCERROR: Q1 x* l; r$ g! P
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 Y1 V" c/ g+ w: S4 f# g| MCASP_RX_CLKFAIL
, I) m, }* d0 u5 A9 ^4 k| MCASP_RX_SYNCERROR ' L+ J- D! V! I9 ~' K
| MCASP_RX_OVERRUN);
, m- P% P0 D& r L} static void I2SDataTxRxActivate(void)
) x' H' ]; j# n1 X{
M. g( L! p; J& P5 j% Z* H/* Start the clocks */' t' A/ U- I6 y. j; x9 o5 ~
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);$ w. w- I$ t3 j9 A; I
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */" p0 Q! Z7 |% \ e7 `& v
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
' Y! [7 T& y w W$ Q5 V+ Q3 W uEDMA3_TRIG_MODE_EVENT);* ^4 p& m9 ?- ]8 [( W9 B. N
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, * Q! D) @2 ^0 H I
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
: Y: \5 L4 n) k( L' QMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
; S+ H" {* ?& P. L* E ^McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
/ [: t$ d7 s+ W4 [: M& h" L8 {+ Y! w* fwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */) s4 D; Y% I8 O1 W! K n& d6 p: B
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);7 Q# t7 Y0 _ O: E4 `, v
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
. l: V Y0 l7 D" p}
; Y8 h7 h! r4 o1 x请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
7 L4 Y" F, m/ e) A+ [) r |