MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10063|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,% h! \4 G9 C/ n: `* A
input mcasp_ahclkx,! c5 B8 f, q6 i! x4 P4 b
input mcasp_aclkx,- p, k, V2 C& D
input axr0,
2 R: y7 r6 z$ J' K; Y. g) j$ e
- D. l- M2 c) a8 E$ m, Eoutput mcasp_afsr,: V% @1 f4 L* r5 z1 F4 R6 w
output mcasp_ahclkr,/ t! \2 B; \6 s" c! m, A
output mcasp_aclkr,8 k+ R. ~6 B2 p: Z" u8 ]+ ^
output axr1,
  j7 O/ V0 \' J6 ^* G' f
assign mcasp_afsr = mcasp_afsx;
" t0 Y5 F. c" O) u9 u% U1 O: G% eassign mcasp_aclkr = mcasp_aclkx;
0 @0 U6 F+ j! eassign mcasp_ahclkr = mcasp_ahclkx;/ c5 X) j, Y( R* D  u
assign axr1 = axr0;

& H/ Z1 H2 Q; ~7 K. L9 V* n( n% a; P0 S5 \* C! V) v
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
) z0 ]- a0 d2 W9 b, e
static void McASPI2SConfigure(void)/ {: ^9 M' l# g3 B, h
{
* x, c: t0 t( ]3 c4 xMcASPRxReset(SOC_MCASP_0_CTRL_REGS);: w7 ], A: v% ^( |7 [/ G( y
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */1 Y# m! z7 n+ l
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
  l2 x4 A0 O# B: _* vMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */( d6 W& M8 \# h8 ~8 l. \
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,: _- ?4 b/ |: W  g0 `) @
MCASP_RX_MODE_DMA);
$ b1 u; l, ~( \6 v+ B& lMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* p1 k# O7 }) @- r  P
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */" j" m! r% G3 b2 u3 J/ q
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
$ C( m  w# g" nMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);3 N' ~" a6 e6 b
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 0 x( Z  K% s" M- Y7 ]3 A  P7 e
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
% b9 [4 s5 e1 p* r+ L" t* A3 T/ ~McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
& C4 u" K' u; [6 D( [( SMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
9 K1 N4 F- C* @5 VMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,$ N6 L; \+ f: j2 z) S
0x00, 0xFF);
/* configure the clock for transmitter *// I- r3 p7 k& Q; |! p. P  ]
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
' ?2 h2 y- {# AMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
1 e1 k& m& b  _7 @, w( S$ ?8 {McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,% c7 z3 I# g9 e( k
0x00, 0xFF);
7 `6 g1 J  l5 G* t$ }
$ q& P: M6 t/ [/* Enable synchronization of RX and TX sections */
$ b% X# f: V$ ?& E& K6 JMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */! w4 d5 l5 n: y  x5 l
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
2 Q3 Z2 `, i8 w) d! mMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
+ D: U! Q: Q7 u: [- C** Set the serializers, Currently only one serializer is set as0 }6 W; y; h9 `7 H0 A* b6 M" Z
** transmitter and one serializer as receiver.
2 q* Q  o, B  S/ R4 o*/; k' k" _* F. C1 f  a; K
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);" C* P% N* q% g
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
) r: `7 `, Q; a- _) k7 L** Configure the McASP pins
4 q* Q: l% p' }1 ]7 @** Input - Frame Sync, Clock and Serializer Rx# e3 ?+ ?- C" v  c) o( d; T
** Output - Serializer Tx is connected to the input of the codec
% W% K& r% u( n' w) S*/
9 D* q- r, H& ZMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);, P0 X  x; h4 S% N) z
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
' g- i  A8 m( Z2 x7 b9 m! [McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX; k8 `+ X! [" v2 O; ]
| MCASP_PIN_ACLKX
7 U: o# H8 F3 E* |% ]; R' W| MCASP_PIN_AHCLKX
2 `  Y9 @" l4 Q| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */1 ~! S: Z4 v; s7 [  O
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 5 G+ f3 j0 [. p# f% D
| MCASP_TX_CLKFAIL
  p! a2 }' R) p% `' n| MCASP_TX_SYNCERROR
+ d* J& D; _' P| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ( C9 `2 ?9 o: M. n0 P
| MCASP_RX_CLKFAIL( r3 ~" K5 J9 {" _2 B
| MCASP_RX_SYNCERROR   u) H/ H( u/ r: S- n; x' R5 |" g9 i
| MCASP_RX_OVERRUN);  h; q: w6 z5 p3 ]6 x7 i
}
static void I2SDataTxRxActivate(void)9 k3 ~( v/ c! ^/ ~0 B! L
{
$ F! y0 _6 Z$ V' A" b3 T' z) u9 z$ Y/* Start the clocks */
; B) Y" z4 o( HMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
9 p6 F" j7 ]; H+ D6 J* d6 X- zMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
  R+ E- p8 f% TEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
5 _4 ~1 r' I6 U2 ^! O3 XEDMA3_TRIG_MODE_EVENT);
1 H6 L* R0 x" H9 c" w$ Z5 rEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
* k3 Q: Z  G  O( Q; T8 i  f4 ]4 m4 uEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
! q8 r/ c: t9 k# }3 {7 c) [McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);- S. C8 ^4 ]" J: J
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
% Y; S9 @. y3 V! Z, Z9 xwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */  H. r% |; u, @; Z; Y
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
0 x0 v2 R. w. ^6 b( C  G  jMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
, b7 W7 Y$ O' V' `+ q6 H}

* M8 {4 \; v5 s  s
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
0 k8 p! K% A; W) H1 P0 ]6 I
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-28 00:47 , Processed in 0.039551 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表