MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
6 A" h+ D3 I% V! ~; H# q! G3 Ginput axr0,
# S' O# y( R9 i% _
output mcasp_afsr,
0 Z- c+ i2 p: h4 M, m+ V, Houtput mcasp_ahclkr,
6 I1 t8 i' S& K4 v! Voutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
8 R! F: \5 d" s8 Q* ]  v/ d5 massign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

3 D3 L! W+ Q( @8 H+ ]  z/ Y4 F
& x3 c1 T! x  u1 V3 U

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
2 Z6 W! I' }. I( a8 x{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
! |% }, @4 a3 }5 j7 |McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
& ~& l" b: g  e$ F4 `3 W: IMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
7 ]! X. I5 y) f5 w. N) yMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
' H/ j2 B1 f- U" T9 |McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
1 v2 B1 ?; m+ z! p8 k4 r2 LMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
' m- [5 y2 q; O& r7 v$ U: X# v# f) X0x00, 0xFF);

/* configure the clock for transmitter */
1 Q( b& S! ~8 L$ \, H% ^7 S( [3 q6 I; i. GMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
( |$ m) S0 e! iMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
! y8 p1 I8 R6 J
/* Enable synchronization of RX and TX sections */
0 ~5 O% x0 l/ x7 o1 KMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
# r- |) f# O  y% fMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
  K5 H" X( B8 C  A8 j3 f*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
  k2 K" e" t  f** Output - Serializer Tx is connected to the input of the codec
*/
% h, O* f* `$ ?$ GMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
; X* r% w) n" j4 W9 ?McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
3 G( u- _; I1 N: |0 _: m  P9 Y| MCASP_PIN_ACLKX
" @5 Q2 z6 r! q| MCASP_PIN_AHCLKX
0 X3 }* S/ t( c; K" j) \| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
% H9 w. o. o4 i  [McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
) l2 d$ E; E5 v8 {7 d| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
5 z5 x! p& f& Y7 H8 ]7 S| MCASP_RX_OVERRUN);
* r; J7 \, q' t" J+ v+ }! u}

static void I2SDataTxRxActivate(void)
8 S; C. J6 y# d- ^* j{
6 k0 ]$ x8 ~. ?2 j3 k/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
0 d: P. v/ \" NEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
" c: s) s/ m4 }+ vEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
3 y  ?0 k3 k* P& Mwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
) k/ Z/ m- |4 u! \% pMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
5 A) k- @) s7 P$ E, _McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
# S  }- w9 C) q3 I1 ^+ H1 |+ }}

; F* Z+ d( y7 r! N4 w: a2 p

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.