MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
# _' w1 I1 A& @# Zinput mcasp_aclkx,
1 ?. L+ k% W. F$ p0 _) ]input axr0,
$ ~7 W  T+ q& b  w- f' D
output mcasp_afsr,
- ~. F- c' _$ X; V; W( p8 i6 Joutput mcasp_ahclkr,
. J3 G/ {1 b2 X, T" R& Boutput mcasp_aclkr,
$ [, F6 ]# f# }1 E) }- Loutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
- }, [' T, I" {% Y- l7 Lassign axr1 = axr0;

* Z7 Y, ]- r2 }3 A3 I
6 d5 L& x" X. T* o

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
& j* E  A/ M3 r9 l9 X/ qMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
* _0 P2 m6 y* ^! D7 KMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 O3 v( n% q% R* cMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
& F0 K  ^, S/ x, X. w2 w$ p0 z3 OMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
! h) T8 ]2 n6 g0 KMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
% C- U1 i" c* t' w3 H4 z$ cMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
7 X, b* R/ D# H0 u5 M; vMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
9 e) W' k1 C5 D& C0 UMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
. ]: R2 {. D6 _9 B9 ]0 Y$ J  V- _3 u0x00, 0xFF);

3 C* u% a, i! {% J1 M# }0 k: u; n/* Enable synchronization of RX and TX sections */
5 q8 W7 A0 r9 {: u- L- S& ^! k* KMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
2 _3 ?) \) @/ [McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
( x8 I3 ?! x7 H( |2 jMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
7 s$ B3 u3 |7 `" w7 h- V- Y  w** Set the serializers, Currently only one serializer is set as
! ~; S$ h% E1 R** transmitter and one serializer as receiver.
*/
6 C( B5 D* I+ M7 S, h8 U. dMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
9 M& C0 Y! s  UMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
3 G6 w6 M; K4 r9 g( u5 U! z  |$ f; |** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
+ |  W) T$ J" {, R9 W*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
1 @4 N  Y5 I# i' UMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
; a9 ]6 q7 q. m4 C/ l| MCASP_PIN_ACLKX
* |8 i4 H& X/ ^; o: d| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
8 g0 h7 q2 T) l6 p8 O| MCASP_TX_CLKFAIL
1 x: t& S3 S% ]5 F6 F9 u, ?' Z| MCASP_TX_SYNCERROR
. s7 B8 @6 t) X! T| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
' o" q. I9 Z/ g; x6 ^* D8 Z| MCASP_RX_CLKFAIL
) }  {2 O: `0 i% z- T| MCASP_RX_SYNCERROR
3 j4 |- }' v5 P7 J4 r| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
2 f8 b/ `% e1 W5 U: m{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
# N  Z5 E% S/ G2 o) n2 QMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
3 ?. Z2 H3 v3 ]! V& s* UEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
$ B2 v! a: [8 y$ r0 @7 m, c' }& }EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
  _- S! x) L2 ~5 _2 g# P: n% j- Z$ o3 YMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
: T4 i! x& w: x2 t# C! ]McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
, c8 \4 y' h- i% K1 o6 ?* A% c& xMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

6 F. {6 S3 {, W7 {5 I/ p