MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10285|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,+ n, L* W( u* @7 d& i* {, b
input mcasp_ahclkx,$ x' Y1 F1 {+ J0 z& W( E: ^
input mcasp_aclkx,' t' s, j# S- N' B
input axr0,
% R9 l; O" I7 J" {6 ?" O/ p/ Z: y$ n# M  L
output mcasp_afsr,
( n4 D8 V0 I4 p* k! L: P4 s5 soutput mcasp_ahclkr,
! E+ N# H7 j" K2 L6 Uoutput mcasp_aclkr,: u" Q0 w& Y1 B# B+ b! e3 J6 u
output axr1,- b% ]5 f: z: y7 V/ i4 e
assign mcasp_afsr = mcasp_afsx;' M7 Q! u9 p$ r- G' I+ |" k
assign mcasp_aclkr = mcasp_aclkx;4 \$ }+ A& b3 a- W9 Q+ \( Z7 S" K
assign mcasp_ahclkr = mcasp_ahclkx;
2 q0 J( ]) F2 K5 V4 z1 u3 Rassign axr1 = axr0;
% q% Z9 o: q0 j- H3 L: x
5 j: z/ K& A: T8 ?
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

* d% I; O3 A) M. ]1 R* K# d
static void McASPI2SConfigure(void)4 r1 e1 ?- H# B8 x6 X
{6 h% H2 A% V1 Z- z* R
McASPRxReset(SOC_MCASP_0_CTRL_REGS);/ }2 ]2 }# d* O4 y0 N5 V7 y
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
. V! p6 v( _. E) `& W% E& AMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
" e, n+ _  ~0 m+ T4 }  r: I4 }McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
. t( R2 p/ @- ?2 o' t! k& xMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
/ h. H& C! ^; C' e# u9 j) AMCASP_RX_MODE_DMA);
$ G6 B  x$ W; k$ [8 [1 NMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,: E1 |0 o& i7 [0 p- R% @, J. S1 p$ t
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */1 F* s9 }$ ^$ g0 z
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
% n+ U$ _" Y9 `/ FMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);) b' _1 ^  I0 |4 L8 e% k0 N/ J
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
; v- ]% _' Y. z7 ^( C  r% I" WMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
, F/ I# D! E: R- gMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
/ K( X# p6 `4 P' ], y" LMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 7 i; S' U9 `# `, T
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
- I! r* o. Y) Q! J- |  J0x00, 0xFF);
/* configure the clock for transmitter */; \9 I5 j  `- x# |2 X! [- {. A
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
3 i' \4 h& r( K( FMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ; l  Z5 [2 i$ A; a1 J
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
/ ^5 R9 l1 n& D( @2 I5 s. f  m6 A+ T0x00, 0xFF);" T" k- d) v6 f' o& `! |
% H' k1 C6 r; g$ h3 n
/* Enable synchronization of RX and TX sections */
2 u7 c: Y: @, K0 tMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
: ]  @) ~* }) N% @0 g0 W! J! ~+ ^6 GMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
6 X7 O( J! C' A$ d" x' pMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
( H: f  k. `) O- B6 X** Set the serializers, Currently only one serializer is set as
5 q$ s7 }1 u0 ?( s6 k** transmitter and one serializer as receiver.
) ]: }( b$ c% _& R0 E* H4 N*/* ]5 H! \, A& |4 c6 n
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
4 p9 b4 b! m# W' iMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*0 R$ s" g+ L5 m8 |
** Configure the McASP pins
5 x; a# V! c' ^  P5 b: l** Input - Frame Sync, Clock and Serializer Rx$ c9 F5 K6 G4 i% o* ^8 w
** Output - Serializer Tx is connected to the input of the codec   ]" g. j# h' [( E8 D" i
*/
: {& N& f- q& yMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
+ e2 @, j4 }2 rMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));9 E/ z0 l( X$ d' _8 }
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX  D& H& f. {* O' j' I; |% G4 l
| MCASP_PIN_ACLKX6 d# y$ ?: l! a& C: `; {. P
| MCASP_PIN_AHCLKX
; A, B9 D2 b+ V$ v| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
/ Y  h  f/ o' f* j. z/ A% HMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ! Q0 A& `- K# O
| MCASP_TX_CLKFAIL , w+ \5 @/ [, ^/ D) K
| MCASP_TX_SYNCERROR0 H3 g4 f( N4 x+ N& q/ p- |
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ; }# I* I/ t8 o0 I4 B
| MCASP_RX_CLKFAIL
4 B. ?! R1 H4 u% z0 F| MCASP_RX_SYNCERROR : f% }7 w7 W) P0 n- A  x* E
| MCASP_RX_OVERRUN);3 c% A; t! G1 M5 D1 ]- E: F1 \
}
static void I2SDataTxRxActivate(void)4 ~( [+ X  ^& B% v7 b1 [+ {
{& h4 v1 Y  s3 a6 p7 ^9 h
/* Start the clocks */
1 d9 f" e1 K3 eMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
( _$ X* {  L6 e% \7 l5 w0 zMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
7 g4 G8 U3 \9 F9 @7 w  @; CEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,7 k4 n, O: K0 f
EDMA3_TRIG_MODE_EVENT);. t. u1 Z1 a3 e( j3 S3 G
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
% J3 i9 T1 b, i8 H( c/ j# q8 P- O, `EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
1 S$ a1 P. k4 d: O1 W2 {  kMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
1 Q4 U' h+ Y- I% m- AMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */: n" @* {* n6 S" l' s
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
, d* I; b$ V9 r) W; ~( S1 n, kMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
) o/ j4 T# k- O  P1 oMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);$ C" A0 g- H% Y8 q% V1 d( t
}

' x) M# O& H# @3 c+ `; a! ^! C
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

& Z+ ]$ l  s9 K
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-2 17:33 , Processed in 0.045188 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表