MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
# d; F# ^; ^- v5 G& Binput mcasp_ahclkx,
input mcasp_aclkx,
+ G" `) T% i: yinput axr0,

output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
! y, p0 |0 a. m( Soutput axr1,
( E* {$ i" s7 p2 l4 N

assign mcasp_afsr = mcasp_afsx;
/ |! W7 ?) \1 r' @" E6 i) `% j1 sassign mcasp_aclkr = mcasp_aclkx;
; {  }- Y9 S/ a2 \assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

9 m* S! U; u( ]& D, d1 e  q* F& W

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

; t) \: L5 I5 X- c% {5 y% S* U

static void McASPI2SConfigure(void)
' j: b% g# s+ O: }! G( m# o: Y{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
* w* w. o8 ~# E( C8 ^McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
, s& A4 O' q' m# w& ^8 D; PMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
6 {6 x+ W, i3 T0 a+ o- ~McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
  D0 Z, u- o- I2 y( f$ wMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
; V" a. ~9 ]8 SMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
, C: Z3 F, c! n- k) G! `$ XMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
/ g8 B! F! u+ K' m" KMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
9 H- r. O( o* b; T" m% T) hMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
* `5 q1 d$ T( |; U3 ]McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
5 q* ?( C  Y! L4 c/ ]' _McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
( `. I; h8 q' I6 wMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
* n) ^( R# V3 g$ S( K5 a4 {  |McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
5 x+ x* }6 L4 C" x** Set the serializers, Currently only one serializer is set as
8 o. j: B! E- q; N** transmitter and one serializer as receiver.
3 x* H& m* w  m- o) X& _- f*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
  G- ?* z6 Y2 S1 S3 G2 J) f; B1 j& yMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
4 [6 b+ a" s3 H% r. gMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
$ B2 x' T$ G3 \  Z, C: x3 W: q, k| MCASP_PIN_AHCLKX
& P' X8 P, h9 f( k* S2 B| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
5 J5 u: A; t" D, D# DMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
$ o, n  [2 y) [  e+ R| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
2 d7 u- Q9 K3 }7 {' p* y/ b| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
7 S4 c2 {1 `4 j) _; `" B& k8 T| MCASP_RX_OVERRUN);
9 ^& `$ k: z' H/ l9 s) ]% P}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
# ?7 z8 Q8 X& CEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
; f; e* H: T0 f6 ZEDMA3_TRIG_MODE_EVENT);
: m; k- n2 P' @! [/ HEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
; E$ W: C( z: q. z& ZMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
  {$ e4 R8 k: OMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
9 `% D. I/ ?9 C: L& T; V+ Ewhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
! @6 p5 Z: G8 I& v. BMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.