MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
# _2 H8 D; x) l( C2 w4 s) Ainput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
' A9 P$ |" |1 n5 u  ~5 ~5 [/ x6 |
output mcasp_afsr,
output mcasp_ahclkr,
! G  k& U! ^1 Noutput mcasp_aclkr,
8 S1 w% X* G$ \5 l7 p8 Houtput axr1,
0 F. t% a5 A/ j% I

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
7 K$ {* \& e: [9 }" H  j5 P& Zassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

6 r- L% A$ {" a* k6 U
9 R, v/ s: C  Y& U; y

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

1 c* y& @& l4 @2 v# _

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
  B% P4 `4 B9 c; W! `9 \0 m# iMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
1 h( r; }. ]$ K+ o0 q- [McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
5 D' x& d8 Q1 H- V: d' `% O6 w' dMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! z5 T, N/ E. |/ Q: }) l; \MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 U: Y0 Q' F& V5 D3 S+ E0 g- [McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
9 c7 K8 F/ w5 }9 n! JMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
4 x* k  p8 Y3 l/ H& rMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
1 J2 `# H$ }, ~  T: |# uMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
. F/ u. q3 Q8 i3 f! hMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
2 X2 {3 k/ W7 H; H- |4 C4 Y; B) v( QMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
$ ]! V4 N9 ?* A8 aMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
: x2 _- Z6 m6 i0 D/ `- _: ^& BMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
7 J4 F: F6 A( ~5 }0x00, 0xFF);
/ E2 D0 D: {+ y3 c$ }' y- I
: M9 J" b7 Q6 X9 C/ b4 H# X/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
. U9 K1 U2 b/ o/ R! N* m7 }; n** Set the serializers, Currently only one serializer is set as
0 Z# W) _. x1 b/ c5 A** transmitter and one serializer as receiver.
*/
4 g; L: l% m- F$ D2 PMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
4 k% y1 r$ e8 c" O6 Z" uMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
% @2 ~+ z# F$ E/ c$ K! S5 z*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
% \! K% L/ c. p) n5 M) c* p. r$ jMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
# I' I/ ?2 L3 N2 E7 j2 }, B/ M| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
1 Z7 W% y; T/ @- u$ \$ E. n| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ I! q& _; q5 s5 N8 N2 ~* e| MCASP_RX_CLKFAIL
( }; _8 y5 G/ ?| MCASP_RX_SYNCERROR
, e' h4 G7 U9 z- S8 f| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
+ S' h  C$ \& J4 \( [2 N! a) HMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
* |4 E, O7 H, yMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
- p7 o/ r% c9 Z! kEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
8 ?* M2 c, m  h- J* OEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
# c) b+ B; q- Z+ L+ WMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
1 V) ^; r, S$ W* T; N- ~. C/ H4 uwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
! Q0 [5 R! J# T% l8 f* m$ z) L$ a  d; wMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.