MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
2 f* F$ Z3 v* y5 yinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
4 j& j3 a2 U. X0 ooutput mcasp_aclkr,
output axr1,
/ \4 }$ F2 n1 p* M! W

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
( U9 d) u3 f0 W9 q* _6 Fassign mcasp_ahclkr = mcasp_ahclkx;
$ W1 `: U1 z6 O( f& w5 E. Sassign axr1 = axr0;

) |  c. e2 I) v7 Y  Y/ S
& b* u( @1 a# k

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

/ J- @6 c" D/ y& s' `: o& {8 X1 o; h

static void McASPI2SConfigure(void)
{
! k9 x$ c, z- Y+ `, aMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
- _, l  A0 ?4 ~$ e( ?5 Q5 {McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) `* C; d! V6 U6 ~1 O7 c, d* fMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
4 y4 x# |8 D+ Y' g; v, `MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
) W9 k. T3 R3 Q0 P) gMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
3 d' d5 _; y* [# W) H( r2 tMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
7 B+ K! O4 l' X) Z$ F* CMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
. X- c' n2 }; z1 W8 L0x00, 0xFF);

/* configure the clock for transmitter */
6 B! T" s- k) K& oMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
  S9 z, L! G) T& O! u) W' NMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
- W9 ~. v& E- l$ [& {. n0x00, 0xFF);
7 r, C/ m  A. ~
  Y8 ^0 t1 z' T- a% D; D# u/* Enable synchronization of RX and TX sections */
7 j9 Y1 e2 p! rMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
8 y! ?6 \" q% A* l3 _' [McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
2 C$ J! P( A/ n% f8 f) g0 uMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
* C& U7 K4 a" r& \+ m0 j- z** Set the serializers, Currently only one serializer is set as
/ @- h& q" D8 Q; A' H** transmitter and one serializer as receiver.
$ Z4 S% {; B: v3 H* b) H*/
; @+ m+ A8 v  b' T! J( X5 wMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
2 q+ p1 O: M0 v** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 r% [" P' K7 l7 O( J, s; ~3 [McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
% @5 z# ?# e! R0 r7 t$ `/ q| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
: x/ G8 X" L$ l; k0 |( d* t9 F| MCASP_TX_CLKFAIL
9 C0 X3 R% J( U) d0 S| MCASP_TX_SYNCERROR
- D: f+ F! c! x* u* K| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
% B) \' B0 i0 v, i( h3 |{
/* Start the clocks */
0 s- f/ p/ z% S  q  U* b' u' [McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
1 s+ R; o9 C( w3 v9 WEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
3 N9 ]9 o, E/ rEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
! l0 G. e+ q5 i6 ^McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
& K( P- S5 r: U' `3 e$ b7 K/ G, ^McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
$ g1 A5 p7 q+ N4 y( H0 ZMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
3 l1 z5 d) ^9 zMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% i4 E- T" h, ?* P) d5 ~* ]}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.