MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
% N7 ?* T* Z- y& ]  vinput mcasp_ahclkx,
. `: G) i% m2 k. R. \input mcasp_aclkx,
input axr0,
0 g) r1 o& o: s! D' y* f+ X; C
# R. h3 I1 W) S" f' Moutput mcasp_afsr,
5 w, }( {1 x4 Y! j% o4 Boutput mcasp_ahclkr,
/ V  H  F! r. eoutput mcasp_aclkr,
output axr1,
$ G8 E- }3 f/ U9 c( a. l  b

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
' L( i% h/ A; p( m, Sassign mcasp_ahclkr = mcasp_ahclkx;
: L+ Z( O/ R0 ^$ G* u9 w& E- s- Qassign axr1 = axr0;

2 f# G5 ^: c7 D8 c% j1 O3 i

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

& B7 v$ d% H$ ?& a; N! c) O+ e

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
5 N4 J' y3 T  A- m7 K3 LMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
, B& o5 ~& O$ Q- Y) R* O( \% PMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 h9 I2 E8 ~- D' T! G5 {: K. r! eMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
# t9 q: O0 ?+ x5 c4 O# OMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& E" a7 y+ p$ r  q4 _, e0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
. }' f2 v- C$ ]; d, O$ S8 VMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
1 F+ G4 Q! {# S- P2 r0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
# g3 ~( R5 S) gMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
; T; |7 }: x! g* c2 w7 U** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
) p6 u* ^1 i) I0 D*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
2 g" u7 @2 y- g3 L7 ?McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
( {2 V# K0 y6 r2 y- e  H4 i! A( q6 n6 v** Input - Frame Sync, Clock and Serializer Rx
& Y) X3 R) ?; X: P** Output - Serializer Tx is connected to the input of the codec
*/
8 o5 E/ p& Y% p& N$ ]$ c4 _7 n+ A/ jMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
, t8 B( N8 c- X  ?  [$ xMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
- ]% d" {% \( s4 n| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
. k6 P/ z1 l* C# A$ Z$ B! k| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
, h: p. o7 `5 D& z1 n| MCASP_RX_CLKFAIL
: G# f. T3 l: A" H2 _8 K0 P; @: O| MCASP_RX_SYNCERROR
7 v9 y5 D: }* d$ x7 ^| MCASP_RX_OVERRUN);
; [" g& Z# ]& ~" t' [1 p/ k1 y}

static void I2SDataTxRxActivate(void)
- M* Y: j) c) ^{
/* Start the clocks */
& I& [, [% g# R. L2 N% s3 V& FMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
0 N6 V( K' `9 V) Q$ XMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
! S  j0 V2 b3 f, ~EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
  H6 O/ ^7 |! ]0 b8 BMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
# `! P. s( ^0 y9 M# |2 LMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
# e/ ]" l0 g! D- g1 e}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

" E1 ?  t, w) N7 D$ q6 L