MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
# `" n1 Q5 i  K7 a6 [1 ^input mcasp_ahclkx,
9 h4 Q0 k9 o  B( N9 v, O/ Ainput mcasp_aclkx,
input axr0,

" Y2 M/ g; T4 loutput mcasp_afsr,
  d4 d7 Q9 x/ ]; s( b+ b, xoutput mcasp_ahclkr,
, p' o8 Y, }7 moutput mcasp_aclkr,
output axr1,
) v* t4 V5 g0 [" n0 ]5 A

assign mcasp_afsr = mcasp_afsx;
1 k  E$ x3 W6 H4 ?7 C" Vassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

% Q  m& d8 T/ A6 a, u

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

6 g  m1 v& U9 ~( {5 _. w

static void McASPI2SConfigure(void)
) X% x9 U: P0 ]& ^5 s{
& M& b6 i) G2 i# w5 hMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
4 G7 c  _0 j/ v) J! i- ^; O- QMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 Z' h7 l8 z7 L- S% F6 qMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
/ W# e/ L' t. D: }. ~McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 N" d6 y/ ~7 B0 @4 \  _) I2 S8 lMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
0 \" m1 P' g+ W# }( i; xMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
/ l# H9 V9 X+ g' wMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
2 g# A. Y( D& A+ Z4 IMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
" ^+ o7 `7 H+ G$ TMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
. F5 y) S6 p) v: }8 ^McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  }- J& _. b3 Q+ T/ O6 P$ j% R4 hMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
' w3 i/ N: n* |$ H3 e# qMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
1 M- o% D* C. s, s
# B/ @; u+ V$ ?2 `" X, Q* C/* Enable synchronization of RX and TX sections */
9 K) ?1 o) a0 O( \. ^McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
) x8 d0 p; |  N. b5 ~' J1 R* \3 o* qMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
/ c6 V* b. F- D# ]. X" G** Set the serializers, Currently only one serializer is set as
& X2 w, O+ L. U" C+ g** transmitter and one serializer as receiver.
*/
+ f  @6 U2 X. U% ZMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
) O9 u# s7 ~) k; U7 oMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
2 t4 b& Y& j  d/ }# f** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
6 s5 D- r: k; B/ E0 \: x9 X# D| MCASP_PIN_AHCLKX
. U" D. d' D" M* @$ \| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
$ a) c9 s. S0 H7 |8 W: z# x! kMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
1 _. z* t$ s+ K7 H  T' b3 a5 c: d| MCASP_TX_CLKFAIL
! z. J. r8 E* t' u3 `5 T| MCASP_TX_SYNCERROR
4 u8 [  _, i. n' [; l| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
2 {7 n7 g. X; _* I: s8 C( \1 }& h| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
  T' I2 L* ~. R: w, B, H| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
! O3 g' g$ m/ Q! w' G) K' JMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
, h# ~# n# i9 f) j! bEDMA3_TRIG_MODE_EVENT);
! ^- N$ V+ X4 C6 aEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
3 p' G5 w) \9 K0 i% D/ t9 rMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
& T5 I$ M  \, ]: hwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.