MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
2 P- Z$ k$ y- ?. I5 t5 sinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

output mcasp_afsr,
  w! w5 S* m) x2 C5 R4 Uoutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
' [( M4 z. p" w7 W7 G

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
* I; T$ y  X( e) kassign mcasp_ahclkr = mcasp_ahclkx;
( H7 Q9 Y7 U; S2 k% ^assign axr1 = axr0;

. @8 e+ ?! {" R" d4 z0 Q

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
) t8 l& |1 ?3 cMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
  c9 x3 C$ W+ ~" L2 jMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
  I/ X4 X2 f! A& X9 C) e$ ]McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
* |) m: _' j: K0 r/ R+ eMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
2 L- V: H: a6 m' O! nMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ J: H- x3 V( u( _" ^MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
  L  Z1 n- z  u2 |/ F' VMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) v. F4 e/ i3 ^% @, ]McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
& C. b' k  S" T5 kMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
1 T/ y( r4 Q& K$ S0 r& QMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
$ d4 h* Q; U3 L" IMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
: r! @" F" r- q+ A% I** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
: s" W2 H2 W, U* OMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
* }0 w% I+ N* v9 G% W** Configure the McASP pins
' u( K+ ], t% J9 A! R8 K** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
& ]* y# n+ ?4 K1 X7 a7 {2 r*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
; t4 S  Y# Y& \+ h5 F) x7 DMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
9 N0 q- z; E0 w! `. c| MCASP_PIN_ACLKX
, V( H' {9 q+ D6 }; U& N- K| MCASP_PIN_AHCLKX
4 y: e. m, E0 H& c; _, Q* Y+ Y! }| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
; {- A/ X+ V5 C, l# s8 ~1 [McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
  {+ S1 S7 W- w+ o+ W6 W9 l) N0 v1 ~| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
  T& A- q& ]) W# S+ |/ G2 U| MCASP_RX_CLKFAIL
4 e* y4 o3 ~- z9 F1 u- x2 ^! x| MCASP_RX_SYNCERROR
1 {0 H7 e& V$ \& L9 a( E/ _" q/ H| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
7 X5 D) M) x- v# i5 }{
. N3 m, A) [9 J$ ~4 g$ _0 @' H$ T  B/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
! \5 F( K/ d% S; B) o) FMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
$ Z* d  N) d- WEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
* e4 w6 m. h5 c6 a* Q1 F' ^EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
, A8 ?* w, c3 V! `- TMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
. u( I: O2 x9 I  f) o8 lwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
* O- K2 r# p0 Q! _% ^5 g7 zMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
. O5 f: m4 a9 T' B2 C7 ~& z}

$ [/ \' t4 u( P8 O: Z6 M

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.