MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
4 L2 N! o, y+ L* M4 ^9 Yinput mcasp_aclkx,
; O$ d% {& T* ^; A6 ]$ c/ dinput axr0,
' d# q5 I6 _8 ]  X! K7 L; c3 ?8 `
$ b% \' a6 A) w/ `$ doutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
! K* B( v2 R* A' z3 w- u/ {* p+ U8 |

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

; c, ^* u9 J% a8 i5 N

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

* C0 c0 U# R% D

static void McASPI2SConfigure(void)
" b  @, y9 u  Y2 k* o; f{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& ?9 t$ C$ M: T* rMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
7 u  `9 A2 A( n7 {% Q" b1 @  tMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
2 g! k. X; E- M) N  M3 g+ a* DMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
; A" h' \; a/ ]MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
2 [/ V/ M- u+ aMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
; l4 `% }' a2 f% BMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
1 `1 N$ P2 k0 |! x0x00, 0xFF);

/* configure the clock for transmitter */
0 D% D! x$ F+ v0 h* F( ?McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
6 k" X& a! G2 c+ B  o5 o" H( sMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
0 c& H( ?, m' L; jMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
7 M) u, v9 l7 E/ G1 F( E
5 ?3 a9 o* H% ~' V/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
6 o9 O: b3 c$ K% H* SMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
' J0 c# }. p1 h* w3 j1 ^McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
1 k- S/ v0 `! c** Set the serializers, Currently only one serializer is set as
7 X# `" Y) k- {% S) g4 }% |** transmitter and one serializer as receiver.
*/
% _' A. u) B8 H: aMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
$ W# I6 Q% ~9 u- y! nMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
1 T$ W6 n/ q, r% B- \0 ]+ y** Configure the McASP pins
6 L% W, e- I1 F6 k7 I( H** Input - Frame Sync, Clock and Serializer Rx
' S# M7 ]4 Y! v# b) ?** Output - Serializer Tx is connected to the input of the codec
4 _% E5 H6 k/ }+ R  @/ a) H*/
+ ~" w& }6 D* |  m0 @/ gMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
; r2 k) P/ E5 i| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
+ Q0 M- p0 }. _4 [. N| MCASP_TX_CLKFAIL
, @' k& @# S2 P, T| MCASP_TX_SYNCERROR
9 P; S+ A9 Q4 K3 U# Y" K| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ g& S' @, j6 l' }, i+ H| MCASP_RX_CLKFAIL
1 Q# ]0 p& E: s$ s- Z; G| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
9 z4 ?  w" s; q0 m) a7 u5 n}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
- e: H8 i  b8 g' `: |McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
/ ^6 ~& r) Q- Y! ~; cEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
  m2 a( b1 ?; p/ [EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
/ A6 U+ w& Z7 C2 p& PMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
% }- ?+ @; j* W6 cMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
. e) g$ j$ `* i& W! N, Q! Wwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
' k- M# C# T' s- `* y) P2 p0 OMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.