MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10015|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,. W; `' T- x& b# o$ k3 ^
input mcasp_ahclkx,
1 m- S. p9 I: i9 s7 G$ [input mcasp_aclkx,
/ D+ n' \9 [7 J  Yinput axr0,
' Q1 U0 t% {9 X$ I8 E1 u: n6 F5 Z7 _& u. e& u
output mcasp_afsr,
: O  f8 N, W. L$ [! d6 ]) woutput mcasp_ahclkr,0 _. P2 u& d& T+ Z9 o) `
output mcasp_aclkr,
- M( D+ |) E3 ^* Coutput axr1,
+ ]: s7 w# O7 I; V7 G6 a) @
assign mcasp_afsr = mcasp_afsx;6 @6 L5 }/ w& j4 q* f
assign mcasp_aclkr = mcasp_aclkx;+ l) h7 ]' n) S" n1 q0 e
assign mcasp_ahclkr = mcasp_ahclkx;9 e1 o8 |# |9 Z# @
assign axr1 = axr0;
0 L/ e% r( P, F) z4 ?

+ G% A8 E2 d# k: p' S: {) J
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

# A: z0 [; ~/ q( a  t" ~
static void McASPI2SConfigure(void)
% m# S0 F$ o8 P+ c{$ W5 o' I! u6 l4 z
McASPRxReset(SOC_MCASP_0_CTRL_REGS);  p$ b- e2 p, {% j7 U( m2 F6 f& p
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
1 J2 m, j" ]% V( AMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
: s# V4 [' Y/ u* C3 NMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */. N5 M" Y0 m8 I4 o* K) T1 W
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,; v, P+ S: M& x8 e$ l% e* D
MCASP_RX_MODE_DMA);8 \" ]5 a9 z" Q# c8 k  q
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
8 _1 b9 p% @5 z) Z) sMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
  v; ~( x( _0 D$ X$ gMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 8 ^3 S" P" O. f
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);2 ?9 W  j8 S! P; x* e9 {
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 _: Z3 c% g% ~& N( }MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
5 T# A* @' A9 r! B# k. yMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);2 K0 m# L: U( C- ]
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); + q' D3 o4 L# K' s% K% i% ^. P7 z
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
8 ~; C+ s- W. i- e* N0x00, 0xFF);
/* configure the clock for transmitter */
9 N* C9 C" V7 d& |5 X3 w' _/ P5 o8 UMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
9 B% R- M: R# {( fMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); . j/ ?7 K* h7 i' M
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,4 e  a( T+ ^- U' ^8 r" E& u
0x00, 0xFF);% s+ z: e+ h7 x" T2 H2 n
  I* ^4 P: V$ W9 I
/* Enable synchronization of RX and TX sections */ ( @6 U: O* _  T3 A) d0 p, W
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */2 \7 \3 ?( z4 v, Z0 B3 Z
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
$ s( y. S, r! r! z% b6 S4 V" g; w# I' DMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
% _" |3 U) |6 q2 [** Set the serializers, Currently only one serializer is set as
2 N% D: h, y: M# S/ b** transmitter and one serializer as receiver.$ Y/ N4 Q$ H4 G4 T, e: X
*/
6 a. ^/ t3 C2 J+ o$ i3 ^' I5 dMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);# u4 `# l/ i6 C4 G
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*6 K1 D0 s: y) v$ i" S- M1 M
** Configure the McASP pins . ?/ q4 J9 Q- \" I. d) S
** Input - Frame Sync, Clock and Serializer Rx
# b: I% s# t% Z4 T6 f& N** Output - Serializer Tx is connected to the input of the codec
( k3 ~" k% d4 }  r*/5 t3 o7 K9 D# X! F3 H
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 k. G$ d: O, N- hMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));' s& o, l# r4 i& a
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
4 |. b, j: V. c| MCASP_PIN_ACLKX
) p* j4 Z& _* `4 y" c| MCASP_PIN_AHCLKX7 L) `: A3 v, A3 f& Y6 Q
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */% }6 J: G" J: j: _2 m8 L/ |" L: F
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 ^2 f9 @$ m' Z| MCASP_TX_CLKFAIL , o3 M+ @% y# J5 h/ h
| MCASP_TX_SYNCERROR
/ k: _; `, B* N6 j/ U% Q% `5 z& V| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
' M( d* |: Z) C| MCASP_RX_CLKFAIL
/ V- r0 g' I- ]7 X! q| MCASP_RX_SYNCERROR * T, {* Z  o$ {: C& f! j
| MCASP_RX_OVERRUN);# s2 Q& L$ T; F* h
}
static void I2SDataTxRxActivate(void): ?( C+ ]  j8 c
{
# S. _5 z- @3 ~* v" p' Q- s/* Start the clocks */) c. N# h% N1 H+ `5 `' x7 e
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
  m$ E5 t+ s3 g7 \McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */2 Q7 q; r4 {8 A+ T: l$ d" A2 q
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
& U: C, m+ Z- _/ i. W4 tEDMA3_TRIG_MODE_EVENT);! A( [, b- o. `( m% D5 F
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 4 Z. o% C; l( i4 f( S5 N0 N; |
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */) e. d! W; A: j  [
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);( a1 K, }* `7 |
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */6 H+ A6 N/ o% G; B
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */6 ?6 y- }2 g! B
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
% p5 p$ Z. I8 c9 a$ YMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
9 `. q" m5 ^5 |, y+ e9 k. U}

3 V8 y. p( ~8 m$ k9 I1 ^
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
) Z1 z$ C. @  d1 P7 c4 O: ^
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-26 16:22 , Processed in 0.042384 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表