MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
" ?8 r* C$ Y) _0 B7 hinput mcasp_ahclkx,
input mcasp_aclkx,
% G, U  {5 a; s) V0 Q$ }input axr0,
) ~! K3 p& D1 a; I. D
output mcasp_afsr,
# R" Y+ Y. p* f/ q5 C* Poutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
# X& j1 [& G% e: Y9 {

assign mcasp_afsr = mcasp_afsx;
' d) M* |" G7 G6 f( K) |* K  c' gassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

$ g) _( s  O+ m; A# I- V' u: ]1 F

static void McASPI2SConfigure(void)
* Z1 B* u" [4 L& x{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
: P' @* O# J' hMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
& W- E; K; o! Y. t" K# t/ L& uMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
" H0 x7 \# g6 t' F3 VMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
+ p) m1 ]& v) k) D- h4 Q( MMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
5 P3 j  h9 |# \: QMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
+ T* f9 p/ v+ f. l. x$ G& p% WMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
) L5 p' s8 S8 Z% n2 p/ x1 y! UMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
% z: y8 B0 p% e: m0x00, 0xFF);

/* configure the clock for transmitter */
! N  y  e( N* {6 V( ?McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
2 X% D- V, J* m/ T  k0 \McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
, F5 \3 x# `5 v0x00, 0xFF);
: e' G- T/ N* u& @& C4 u  _
7 u9 S+ _- x1 I) [' ~# z  X/* Enable synchronization of RX and TX sections */
  M3 T% U8 K: `2 N( r' GMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
2 V, {$ b6 N% P$ u, A8 m! @** Set the serializers, Currently only one serializer is set as
; y- H  l) f/ r3 M** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
' r! T% C7 B, a. `6 X* }McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
9 ^' a: z$ p; S# ~' \6 s- x! C( c** Input - Frame Sync, Clock and Serializer Rx
5 @& u) N# }! U* N** Output - Serializer Tx is connected to the input of the codec
*/
7 A+ P+ a- F8 z( ]+ i% ~0 RMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
2 N, R5 `, Y% a% d7 @4 r( gMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
% R) e( h1 k6 |+ O| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
9 a( Z8 T" }8 v" G| MCASP_TX_CLKFAIL
9 t; _0 h! J! M1 Q| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
/ w& B) p+ i+ ?" U+ y| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
0 F% }; m. g$ o6 K8 {( Q7 @6 Q{
/* Start the clocks */
4 F4 m. j) V3 }# FMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
; A$ N: w7 Z1 A* W! ~: qEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
1 ~3 c6 V+ @8 y+ K  w0 A' PMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
, D3 \2 P% d. X, k- f. i- A! _McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
+ x$ k( f9 j! [, _}

5 |; j2 V1 S# f; N1 a- T' j$ f+ L$ R

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: d/ k# L  V- b9 {1 \