MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
  B5 R4 B+ S5 i& J3 J$ x: oinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
% s4 ?1 I: x  _/ T& ]+ y  `( woutput mcasp_aclkr,
1 h2 L6 C6 a) A9 routput axr1,
' g, r- A5 M8 ~

assign mcasp_afsr = mcasp_afsx;
) t- l8 u  U; I* rassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

: I4 q7 U. J: ~+ @4 A1 m

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

: ^' m5 ?" g& J7 ~5 Z% u  |( n9 c

static void McASPI2SConfigure(void)
8 _9 |# U+ S) l{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
0 p% K. H! L" t- J/ @0 CMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
: H( s1 j, y# B# k2 g/ n$ cMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
+ ]) y( f. A) d9 lMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
# ?' m0 c) @( e' Z0 o# bMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
6 R$ y. J* E3 X  A9 _. mMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
8 O9 V( C! q( N0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
# ]* W* j) m7 }6 o: w3 `McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
. z& ]+ a; ?0 L, Q2 sMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
0 j) w" k* M( i3 o  ]1 b
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
: G- S2 x) x  e8 g9 T6 J1 w; oMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
3 Y/ R; M0 ^, j- s9 M5 }** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
% U% a, ^; m1 i, R5 q7 |# x8 @; Y6 Y** Configure the McASP pins
5 ]' G! W' j' c! W2 w9 \** Input - Frame Sync, Clock and Serializer Rx
! Q% }! u: L  ~** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
4 f% u0 Q0 L! l& _* SMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
; u7 B' K" r& H9 J( U6 B0 V, v| MCASP_PIN_ACLKX
* b, @, S( H/ y& S2 U  C| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
* l8 J% V8 @0 i& M( r| MCASP_TX_CLKFAIL
% F2 f$ K6 j) b# Q  s! _' Z+ P| MCASP_TX_SYNCERROR
3 s) j- N3 k, x( L| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
) ^1 b" [7 a) F& s4 }. J% s; v| MCASP_RX_SYNCERROR
( f" g& I) g+ G( L| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
" }- x9 I3 Z2 h{
7 h# n( O& T9 @. t: w0 l/* Start the clocks */
, A9 c/ u) R" fMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
5 f2 Y7 Z, R0 ?" S: N  a8 p: wEDMA3_TRIG_MODE_EVENT);
: h2 {3 [, K* h- b4 JEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
5 p2 M' f/ E" [2 n9 j+ h6 GMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
3 z* P4 H$ g0 d; a  W" i; Mwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
8 Y% M0 V) `" V7 s4 p: u- _McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
3 Y6 _9 Z( e3 k$ M5 A9 P* oMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

( e4 J( H. }" O: ?# E1 {7 t

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: z/ M8 j6 r8 `3 }