MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
# Z$ m4 s$ F) ginput mcasp_ahclkx,
input mcasp_aclkx,
6 z+ i, h" ~* w* q8 Pinput axr0,

output mcasp_afsr,
output mcasp_ahclkr,
( Y! T7 p! b, b( p/ Qoutput mcasp_aclkr,
3 e5 M) s1 |4 o, qoutput axr1,

assign mcasp_afsr = mcasp_afsx;
$ K: G2 L  z: ?8 sassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
# G, Z# F6 i0 h, I! C6 @assign axr1 = axr0;

; `2 b; r% r5 t5 B; Y9 H" e, |

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

5 n+ \' b# `$ X7 v' O

static void McASPI2SConfigure(void)
2 N) W+ T! H4 e4 ?/ w* e% u{
3 I+ f" P  O$ o" {McASPRxReset(SOC_MCASP_0_CTRL_REGS);
/ D, Q& \: k! E" Y6 fMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
" ~9 B# Z. d7 m0 GMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
7 y' ?. \4 A0 ^$ x5 ]2 yMCASP_RX_MODE_DMA);
3 X! o4 D  g* |. v7 |0 b. b/ @McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
0 H, Y( n6 \+ ], G9 Z% j8 pMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
1 }8 y" |" k1 X5 I' N3 |* gMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 X& F  g  \+ g# U2 BMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
% y: G" h. A+ l+ w' ?! {# r+ kMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
! t0 X1 M8 x4 W% r" R: ?0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
4 J- f. Z1 k! T$ X0 T( }5 O6 H0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
) Q9 y  }- U$ u% M- t2 sMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
1 @& S2 d, t4 w1 b; {* qMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
" {" x! l1 m3 S9 F5 s, R** transmitter and one serializer as receiver.
3 Z& r. W; e$ L; n* f2 Y: v*/
" i) B; W2 k1 ?" gMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
! q$ J: ]5 L$ D8 yMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
; ^" \+ k+ @+ e+ v4 a8 }*/
) S" D* C( F. k) K$ BMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
6 G# [; R+ G/ V1 AMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
  j. g% F3 Y" j1 R3 Q| MCASP_PIN_ACLKX
- J/ J5 e$ Q( L( r| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
# I! Z1 k$ K2 P. B' z- F% b| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
/ L, \- r2 j+ C3 q| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
2 ]* A  A3 _$ \% X* }( N2 z| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
' y  L% w. L7 CMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
) U$ \& d, L; |( G0 E  Y- JEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
4 ?: ^: t$ }* I* [5 h( O' U. Q# T! v6 FMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
0 `) q1 C% ]2 Gwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
3 d! Y) |6 c% O0 Q; |6 aMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
' o: b- s, R  h, t: SMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

( T6 g' ^5 D; ^- b/ O* o

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.