【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
! V6 b4 J% k  ]5 r. c/ g. K

4 t7 C) l3 C4 H" j/ ?& _查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：


! D( ]3 W. [. t2 x8 ^

1. OnTargetConnect( )
   0 J! b2 H- D) _4 T' o! x8 [5 R4 f1 f
2. {
   - S: j- Y- h& z
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   ' b3 G7 u/ p* z% j" n
9.     DEVICE_mDDRConfig(150);
   2 w  M/ O5 c0 G& X
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
" x' H# O+ Z3 l% `8 y

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
4 _9 o; e7 ?" V: I% Z* u1 J# k  f平台选的不对吧

- W+ r9 Q  W" `8 L% A9 _0 z9 ?) U8 x9 ^问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
, l" D3 d$ M4 o4 P平台选的不对吧

% T& l( g% E# }另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
$ F1 X+ e* ]0 E+ _, a3 z  O
但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
! D4 p* t# z* u1 Y% @
! p# O, `6 S! V很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
' L4 Z4 ~- ]3 I$ Z$ ^0 A7 m

希望缄默

wshtyr 发表于 2015-6-4 20:11
' n' t. |3 i! d另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
9 \% ^' V, D2 p; T
但 ...

你理解错误
6 T; a8 y% B5 y6 C2 X  G
$ f) Q) Z) k+ yC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

5 N6 H5 R. f" b9 \/ T8 ^这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本