【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
8 D$ L1 n5 e* m; z! x

) U9 z3 y9 r4 B& n6 L7 |查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
5 U. i1 M& E7 F+ b

1. OnTargetConnect( )
   $ V* F. C3 [3 Y) k+ U+ M! F
2. {
   
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   9 q0 m- ?* v1 S9 T/ `4 W: A
6.     PSC_All_On_Full_EVM();
   0 U' g2 Y! T2 ]' L' u+ F! s/ d
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   7 C% w4 _0 V# i  l
9.     DEVICE_mDDRConfig(150);
   ! e. [* P/ M8 U( H
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
% |8 n7 G: m$ [6 z8 G/ g0 _$ _

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
2 Y5 w) K. {) l+ L4 N' s# ^. q. R平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
+ e( t  @& D1 Z$ |# S. I. z3 ^平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
& H4 o. O! B& y- T3 W
  C$ S% w3 J' x  |& N/ O很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
4 @# x$ Y- b) R& y% ?另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
# u  \& y% W0 D, Y, s" R7 d
但 ...

; e- ]7 |$ q6 g( D% a5 i你理解错误

C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
+ i* L$ H, s! X
这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
5 H' A0 Q$ [$ F0 p这个平台是指 Platform 组件而不是 CCS 版本