【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.


" b" m- V; K. k* \# S查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

8 e, W+ M3 Q  Z% i% w5 G
/ i+ Q2 b: i/ _% U

1. OnTargetConnect( )
   / {: I" {* ^# C: L9 C) q
2. {
   1 S6 w" s" r$ {; c# b( D
3.     Clear_Memory_Map();
   1 _1 @$ @5 n. m& M, `1 }' \1 K
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   1 \0 [5 V3 u6 N" M9 x3 @! `5 X
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   ) M( A! @* }0 Z4 j( r2 o6 J: D+ G
8.     Set_DDRPLL_150MHz();
   % b2 l' V  w5 T& _, D
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
9 k! o' e* F5 e) L1 S* N" ^& A2 ~平台选的不对吧

, U# f, }, }' c$ e' d: C& _问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
2 f) G, ~+ @6 M4 m; \' B1 j+ r平台选的不对吧

6 a2 l& ^3 t6 ~, \3 _( U+ T6 c' e( Y另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
5 q5 S5 V( @0 ]9 p/ u4 N/ F8 Q6 q$ K
但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

# A% q/ L0 W1 c2 H" R很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但 ...

9 j+ b1 j5 u* U( x你理解错误

C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
' ?4 B, ?: ]) q% ~* Z
$ E+ z& ?7 q. z. h; v  d2 O) R这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
* W6 T" D: H4 G" _. \3 o. t$ C, W这个平台是指 Platform 组件而不是 CCS 版本