【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
0 G/ N* ^$ P5 h2 v) ~, Y- r3 O

2 z, C; s9 u4 q/ k& l3 h/ `5 |查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

1. OnTargetConnect( )
   1 f" Z: \6 G% }$ c; @3 v
2. {
   
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   0 z( _2 A1 M9 T+ m% ~
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   5 W/ ~% X' T3 L0 Y! m& K, m
7.     Set_Core_300MHz();
   7 Z" s. W- W: E0 Q
8.     Set_DDRPLL_150MHz();
   ) b0 e! w# m9 E" _
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
  v9 q0 S- u/ y, K  H平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
  Z, n7 a, \/ |平台选的不对吧

" z4 r' z+ C7 s另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
& @9 B% B/ ]) O

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
( P! Q$ a" |: j: e( \
' ]$ o$ o4 u4 ]+ S) M但 ...

) A; V% o, V4 w& f" O( ]* e  d* s你理解错误
  q: h) p" U7 H# b+ s& K3 L& k; x* b
C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
1 i; W2 l6 E, a6 o/ A
  S$ g& g4 B& H这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
+ ]8 x& z, y- C0 _+ a5 o9 c* P这个平台是指 Platform 组件而不是 CCS 版本