【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
) t: J8 U: m6 y" H( M

7 g0 i0 U( T0 I4 }/ ^/ I. j查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
% u5 m' \9 m+ `( U3 B

1. OnTargetConnect( )
   
2. {
   
3.     Clear_Memory_Map();
   4 q% U, z2 l: e9 I7 _# D* {
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   4 D! s6 S, f0 s  t6 G7 V
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   ( W' I. }, |6 q4 G4 M
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
0 C! t3 O1 V: h$ D( S平台选的不对吧

. z6 [) q0 j% R8 p/ k+ {另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
, B# U8 f0 E" m5 m8 O* `# V
但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
7 ?: P6 U- B+ y3 w/ d
很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
% f0 {$ @0 G8 g. ?7 b* y7 u8 r' B- t) }

希望缄默

wshtyr 发表于 2015-6-4 20:11
0 p& a5 F5 s* A: t- C; e9 o另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

- z: u* C, G) f# }但 ...

+ `- l' U4 E+ K' l$ _你理解错误
3 L# q' x7 e! X6 c# o
C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

2 \( }! Y* M* P- B$ C+ a这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本