请问创龙的工程师，有用FPGA开发过AD7606驱动的么？

hanxiao123

我现在用FPGA开发AD706的驱动，使用并行方式，如果不用frstdata信号，是否也能判断数据到来？我看到网上有人没用frstdata信号，而是两个转换间隔500us，不知道这样做对不对？另外我想知道，怎么计算输出一个数据占了多少个时钟周期？请赐教！谢谢

Lewis

- V: T; u- n& V7 {
5 y( |! N3 C3 ]: B
: C. y, d& R7 |$ i" B5 g1、不需要frstdata信号，可以忽略，判断数据到来是通过BUSY信号，检测到busy的下降沿后读数据(先要给ad7606的convst一个
1 Z. b# K! p# _1 K  Q信号启动转换）
! A6 k) g! o4 e1 |2、500us足够ad7606完成一次转换，也是可以的，但通过检测BUSY信号可以更及时读到数据
# W6 F: q& F5 z2 r/ S1 _5 n3、用示波器量就可以知道一次转换用多长时间啊

9 F$ T; M# E' T" M* F. F8 Z

Lewis

  |: W1 I1 E( B, e1 b8 m1 a/ F
* B( N5 s- b* X) [( O6 z6 d! _3 m
/ \) j) Z  ]+ }- V$ j9 S" h

hanxiao123

& `9 f( S3 ~! d! u$ V

谢谢您的回答，我其实是用AD7609做的，但看到7609和7606从时序上是差不多的。现在遇到一个问题，BUSY高电平持续时间只有2us，frstdata在八个通道输出的时候却有两个，而且输出的都是无效数据？请高手指点，非常感谢

Lewis

我觉得应该要先排除硬件问题，我看ad7606和ad7609的时序基本是一致的，可以先尝试用dsp去读，看能不能读到数据，使用ad7606例程，只需修改每次busy触发的中断读16次数据就可以。
9 v/ m2 _1 s4 U6 \. ?( G3 s