MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
4 [( n7 m4 w  _' g) G" |+ U. \input mcasp_ahclkx,
input mcasp_aclkx,
& q1 r- m- g  O) R$ \/ uinput axr0,
. }; u$ t- j3 v+ G
' i' T: P0 A  R9 Coutput mcasp_afsr,
2 T7 g/ ?% ^* q7 ~" `/ w; Uoutput mcasp_ahclkr,
0 e% q& y. T" i% eoutput mcasp_aclkr,
; M7 s! L6 |8 n' g, y# Aoutput axr1,
9 u" I* U; i$ a

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
: ]7 H% C# H3 h5 o2 e$ ]& hassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

8 L0 ~: [* u% }1 ]2 ~1 {2 D
) S: x! r1 p7 D1 w6 w* S' O( Y

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
; |- R; H5 y4 ^! H) |" Y) O( z6 @5 i) ~{
7 K4 \0 p7 k+ a" X. T9 W: aMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
* g) i5 |6 Z% q9 y1 lMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
9 S  {$ @+ N0 D) a: M1 TMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
+ ~7 E9 G! Z# P1 ^McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
* k' e/ t. v" T, IMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* Q6 `3 o; Z* t1 n* t& U3 c  hMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! }$ N9 s) s- H7 {, j4 s8 OMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
1 T7 M" V2 _: S) _" h9 ~McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
6 R% o) `2 V9 o4 i3 j' z# v0 r& h. WMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
" t) k& G% ]/ W+ TMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
7 `) @5 C$ w. w4 ]* G& R/ J0x00, 0xFF);
: J& ]* q9 r/ Z- t( \. Y, l
/* Enable synchronization of RX and TX sections */
# D3 @' g* [) F* A' v+ F' fMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
  B9 T# m/ E* q( `& X& X: eMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
' X; A* j5 V0 n" NMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
0 m6 A& o9 V+ l  Q+ h9 b** transmitter and one serializer as receiver.
*/
7 b8 m6 ]. p/ G9 V2 ]8 I4 {' L0 {McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
; Y( x  ?' Q- b' \9 x# LMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
( z% y0 }6 A# a/ H. E2 S** Output - Serializer Tx is connected to the input of the codec
*/
( P: [8 I$ b: Q/ X- R% mMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
0 C4 `5 a- n# _* \, V" }+ `$ f9 RMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
9 g) @4 W. c/ m5 F6 a" G| MCASP_PIN_AHCLKX
0 f$ }' o# g' ~6 ?& U# r- l| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
+ j9 v; o+ M  }: s% l| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ C8 O+ [+ \% p' d5 ]| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
$ V- Y- L& h: ]! B* s2 V* U# N{
/* Start the clocks */
" u% L1 G# h  f- j& ]+ M+ H4 t  ~2 XMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
" c% m! B& E* O4 pMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
; Y  P+ c7 D( S$ y4 S  M" ~; [EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
* z" r; N2 z  \, x/ B8 Y: `EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
  n3 S+ \, R: n, J2 AMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
  z" ~7 n' G6 i3 @1 iMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
! p2 v: `4 u- w}

5 w( T" k$ J2 Y7 r2 \

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

1 l7 W7 I' }, ^6 }