MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
2 l$ r! _3 a1 w7 q: l- linput axr0,
6 ?8 G# k4 z: g3 i
3 W) e3 H0 S* m" |& goutput mcasp_afsr,
output mcasp_ahclkr,
6 k0 b7 V& m% N% D; z8 U! g1 loutput mcasp_aclkr,
4 D: z7 e, ]3 d- I* |3 ~; K0 |output axr1,
# q6 [9 i9 q, k- i8 q6 }" y4 b

assign mcasp_afsr = mcasp_afsx;
+ _# V; s$ B3 f! x6 Hassign mcasp_aclkr = mcasp_aclkx;
) M9 d% L) ?3 m6 o/ U4 d! sassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

! v; c1 w* x$ g/ E% d2 i, {6 L
8 B6 o2 g0 ]! J

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

8 X. u: ^- Q& M  v

static void McASPI2SConfigure(void)
{
% c; U- b' G5 t4 \# y4 mMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
9 u1 \) t! P& U! \+ ]2 @McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
9 Y+ K2 N, k% a1 y4 gMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
* ]( C" J+ S( q, g" ^McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
) N) m7 y. C) P" P* O* j% CMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
0 R! i2 C' x; Q& R. oMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
5 v! z/ R# L) `$ }& j3 d6 mMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
/ i: H/ P' f% C* e, [$ EMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
" \& t. f; H' n& F) E- u0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
- l# }6 t" v5 g) S# pMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
( K! D6 B: F( K; m7 M% X: @, N
/* Enable synchronization of RX and TX sections */
* u. Y* I2 d. Z% FMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
+ [) `# t# s2 ~2 Z* P$ a  ~McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
7 t; c2 L8 |  w7 f0 a*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
" J. q0 U/ V1 o/ D3 |% `4 z: M** Input - Frame Sync, Clock and Serializer Rx
0 J1 t& G; ~' w- U( I) K  K& g** Output - Serializer Tx is connected to the input of the codec
*/
- B1 n4 ?/ ~5 p* fMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
& ?# F- V; i% sMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
: j( @9 q; c& e$ P3 T| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
, r/ `% v  x( t' |! nMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
: v3 _$ ^" ^8 I8 R6 {1 t| MCASP_RX_SYNCERROR
5 Z8 E( ?9 Z2 y* u| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
3 B1 ^( f" S8 S, B1 hMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
, v, U; Z8 `0 V8 n6 {$ U3 LEDMA3_TRIG_MODE_EVENT);
- c1 D" \. F/ N; H2 AEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
8 J+ _) s7 U' C8 \# PEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
6 M) ^% o1 x: Y6 AMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.