MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8897|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
. a1 {- M) P8 L2 M5 Pinput mcasp_ahclkx,
! X( v6 l  V4 ]6 T# zinput mcasp_aclkx,5 F% w4 R6 G/ g0 c
input axr0,
2 `5 Z+ i; J* L  {3 ^- z. ?0 p+ V7 j; E- ^) {7 t  ]
output mcasp_afsr,
4 `2 I/ ]/ _* ooutput mcasp_ahclkr,
' A5 c" D6 G+ h2 U( e- j% j7 ^output mcasp_aclkr,- J, h* h" d) P0 x* H, v
output axr1,
- z' e( k9 h5 a
assign mcasp_afsr = mcasp_afsx;
7 l4 G, N- Z' s6 t0 d. [1 Aassign mcasp_aclkr = mcasp_aclkx;8 `, Y4 ^' y5 Y5 t2 h
assign mcasp_ahclkr = mcasp_ahclkx;/ ?& c* f4 }3 H7 d  W* a
assign axr1 = axr0;
0 Y' d, k8 ]+ n& B% i
. B% ^) i! M$ g8 H; q
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
% d" f3 t: Y& [! t# `* c% Q& V. N
static void McASPI2SConfigure(void)
; e8 M+ g/ F. @  ?. a) b{
9 E& h! g6 z! i+ l- [: E. b! G: r( Q- ]McASPRxReset(SOC_MCASP_0_CTRL_REGS);
" S, y, `, {- u) RMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
7 A& O2 m' u1 f, Z* V, [McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
% u4 C  X. x1 ^* D8 gMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
2 o8 }! r# \/ j9 W+ u7 K( KMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,. [- h4 T0 u9 z% A
MCASP_RX_MODE_DMA);$ n' l; t/ ^2 |% G. u& U
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE," k, T. [- Y- l8 O7 G" d
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */! y" n2 t- o! {1 z0 u; |% q* D
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 6 m$ o/ P  u. m- c9 I' V
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
0 C4 @* a+ ~, LMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, + ?: U; r2 {9 H
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
$ T* o% Q: d0 B9 jMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);6 |2 L- M' b$ v4 H
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); . P) \5 g$ b% O+ U( k, y
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
+ O7 i$ F- r; ~& `0x00, 0xFF);
/* configure the clock for transmitter */
- d6 V" S# W3 NMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
* N+ \3 ]: ~$ U8 f9 C0 ]; k% IMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); " c8 C( I8 y, n3 o3 m& ]) o
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,7 @) \4 ?$ @' E5 ?: q# J
0x00, 0xFF);9 E& Q1 _* |8 X
" x/ R1 Y5 Q- F% V& H, G; k
/* Enable synchronization of RX and TX sections */
$ ]% [3 a1 L+ SMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */5 E( X& {; s" m/ E! U
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);8 e0 p/ S+ J) `  }3 E- I  z, u
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*# C9 z  m4 c, v. d8 T
** Set the serializers, Currently only one serializer is set as
5 [+ T6 w" t* \% n# c" E1 n" u  H7 H! J** transmitter and one serializer as receiver.
5 u, D3 ]% N: E+ [3 b/ {3 x*/
- E; }" h' T. N" F7 gMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);- ]7 z+ w, S+ o' {# p
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*$ Q: Z3 Z$ ?/ L2 c$ h; F& i
** Configure the McASP pins
/ s; I' V. q3 k! o** Input - Frame Sync, Clock and Serializer Rx* t8 V- J* ^. }7 O9 e
** Output - Serializer Tx is connected to the input of the codec ) f9 T, l* G$ y0 d6 G
*/
5 c' d/ h4 N9 I" l, U% mMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);3 e7 A3 U7 O7 {+ x: l
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
, O& J- S% G0 q: f% |McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX4 y1 K4 L7 _1 n
| MCASP_PIN_ACLKX
; K/ y5 W- U7 w1 u| MCASP_PIN_AHCLKX/ A+ l: d. F# W
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
2 e" J" U* G& WMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
% ~' O# P0 G- M/ X| MCASP_TX_CLKFAIL 5 t$ c7 H- H" Y( q, p/ X/ j! g
| MCASP_TX_SYNCERROR+ j; H; y. T6 L9 F" w* R
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR & m0 \/ b. z. M8 \. K& S4 y: }
| MCASP_RX_CLKFAIL
; q6 T8 G) |/ z/ V| MCASP_RX_SYNCERROR 4 l! x$ {/ a3 v( `$ z5 ?
| MCASP_RX_OVERRUN);
: f! I# _4 W# ?) ~- a* G}
static void I2SDataTxRxActivate(void)/ _' |/ F8 a$ r0 Z' ?0 z5 a- ^
{
# ?3 I3 s7 C) l: G. ]/* Start the clocks */' I2 r5 Q. O1 W
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);9 i, O6 b4 D2 j4 u
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
0 j& q' U1 ^5 l# EEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,) k' l3 D+ A2 {9 k" t2 ?
EDMA3_TRIG_MODE_EVENT);' t* w2 I3 C4 A# A. x$ T" M3 D; V/ e' s1 T
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
* W* {0 I9 e/ y2 ?8 nEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
) g8 ?. G; {2 s# f( C+ PMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);: U1 W5 d% h# o; v$ ?
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
- }. |0 K) H$ G6 T+ T( B( U2 Mwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
+ A+ M( v) E: \+ fMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
/ X. R# L9 A7 J$ }& KMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
2 ^6 |4 f1 o2 D}

8 ], W/ l9 B( E) B+ H" I
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

' f, n2 v6 t$ g' E4 _; ^1 K+ Q) s
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-9 16:44 , Processed in 0.056223 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表