MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
  A) P& K* b6 c8 \* @% Y; }" @, Einput mcasp_ahclkx,
8 q4 J. U& w- w3 ?0 f6 oinput mcasp_aclkx,
2 `( E' q# [+ Y& xinput axr0,

* w! Q, e( S6 m& W( W3 Zoutput mcasp_afsr,
output mcasp_ahclkr,
+ E6 ~) `) [. `- J6 }" C. [output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
5 @5 L; v) |9 G! R+ f/ N4 Iassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
- L& H9 f9 p/ A7 L6 cassign axr1 = axr0;

. h) e, a/ A" v
: d: @. w- i; T; o$ o

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

/ {/ H, T1 C5 M% e1 Q9 p) ]

static void McASPI2SConfigure(void)
{
' J& k9 q( }6 K2 V! @: XMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
# V. B/ R2 E; RMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
, ^# T6 M0 }& s- L* LMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
+ y& f: ~: J: y) d2 ]MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
7 O' z6 w+ x5 F; V/ uMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
6 {* q9 W1 x; \, G( g0 W  N! PMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
: X# y2 H8 w. h+ b5 F! s3 QMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
: d6 @4 B$ f/ k3 d. Z% A' p# R1 rMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
: g3 g. P  M6 }5 b# u, J
& }) I1 I  W2 a2 x# j/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
, D- H1 P& B" `+ `; v6 T. Y0 T& jMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
+ i! H3 s6 a9 D$ Z** transmitter and one serializer as receiver.
*/
5 r, W' i( }' s2 T" M, \% @McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
5 M5 c2 s8 f4 o2 j$ H1 K( {McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
; t- X6 \  q. v! p** Output - Serializer Tx is connected to the input of the codec
* b2 H% v  C8 C& n% ?*/
+ y0 d" a" v  b4 F$ {$ o- IMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
) P; N4 {/ G% j/ Y- GMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
0 S) U0 i2 Q. [+ }& k( G' {| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
9 e& B6 L! j3 ?: ]! ?) F| MCASP_TX_CLKFAIL
( \" M1 t1 X5 G' U: Y| MCASP_TX_SYNCERROR
( }7 W0 [+ |  }; m* b6 i" E| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
' G  I5 w9 _5 Q  ]| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
& v0 V' i( v/ g- e8 v5 z" f! W  N| MCASP_RX_OVERRUN);
% W4 x2 Q: G4 s% G; p3 j0 r}

static void I2SDataTxRxActivate(void)
0 B5 y( x* P7 t/ \0 D4 W% f$ b/ I{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
' O* x- g! c) T. G2 y  H+ HEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
8 M1 A7 o# x' V6 Y/ F7 J% ]EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
! ^/ d7 r  ]/ p3 rEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
+ X0 X: Y3 w8 _; ?1 HMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
' s% [( u$ r4 U' \' Z. b/ iMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 O( X* V% I' S) o% ~}

$ E) B4 v) A2 g% n/ T" |* P2 K

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

- }! T2 l2 g6 o- m7 f