MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
$ X1 i, s; k/ n# L, k5 uinput mcasp_ahclkx,
# s; _$ a2 ]; U( X& B' p5 C! P3 Winput mcasp_aclkx,
input axr0,
' h6 `: R5 t$ Y  O! F$ e
output mcasp_afsr,
' U. h/ t& n4 youtput mcasp_ahclkr,
( e7 K. w. J* F! ]6 u3 D$ eoutput mcasp_aclkr,
output axr1,
$ ?  n) [1 N7 P) B

assign mcasp_afsr = mcasp_afsx;
' s: k5 `/ J3 `- |assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
: y  J6 ?. K  N& x' M, W7 J6 v* bassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
! p# g9 \, @, x' o! _' t; @{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
' N- ^$ s# f/ @) s1 zMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
% ]) x: r0 r( X  dMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& z5 K2 Z( t4 I9 F/ hMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
  T% o( u/ K7 C! J# DMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
; |8 ?  x* i& f* K, J( cMCASP_RX_MODE_DMA);
/ y7 B1 D' T/ b' ~" _McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
5 z& t5 h# R$ V* d% x8 i: yMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
" |5 u% V+ e0 W. ~9 MMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
9 |6 R+ P6 f: W' UMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
9 q& X8 ?& ~4 r  MMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
5 _% V9 K4 f/ y6 s8 h) tMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
2 z2 E0 |6 j0 ]/ ?4 T8 I4 ZMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
6 M( b) P/ A( T( c- d/ D2 P; E
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
" i8 W7 F4 E7 T9 }' [, Z5 @: \' T** Set the serializers, Currently only one serializer is set as
  s# \* i4 `/ j  \. Z' Y- e3 X** transmitter and one serializer as receiver.
9 p2 ^9 ^$ J1 I. U- L! @! j*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 R5 |; C  W* y9 e. Z3 c- J/ rMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
4 u6 }7 h* c( X$ B: q** Input - Frame Sync, Clock and Serializer Rx
; c3 B  r: d1 M4 X** Output - Serializer Tx is connected to the input of the codec
6 o9 s. I5 Q3 g5 \4 g& H- d$ v0 a*/
% G8 m( |8 s( T2 U4 HMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
/ h& l4 ^+ Z% U2 J# l5 E. B$ _McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
  |5 D* ~; E% z( G! L0 dMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
6 I* W  g8 f' ?( X) p| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
0 p3 Y9 v; t! t8 Q7 e| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
+ K& E0 R3 H9 i' T0 U# X  Z  I) A1 \McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  Y' B8 R* b& D, wEDMA3_TRIG_MODE_EVENT);
  @, n/ Y- G/ pEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
* ^, N7 F' F0 a/ s( F& A( |5 y9 xEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
6 E8 d2 a  ?5 w0 ?McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
- m) P% j) E. gMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
3 a1 c0 U; t7 i  p, `! t}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

) R5 D8 e9 |! V  Y. ^8 R2 u