|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,5 H9 d7 Y U+ \) J# j5 @
input mcasp_ahclkx,
6 @/ u( D! T' |) i& z. i7 rinput mcasp_aclkx,+ X0 T5 M8 M. H/ ?( q% _+ }
input axr0,4 e7 I6 F+ ?+ [9 t/ q9 H& f
. [ q2 r6 m- [! `, g" ~: [output mcasp_afsr,
& |" U' z, ^( T' D3 L& J2 I J/ ~output mcasp_ahclkr,
+ T' P A2 Q# b7 [/ E: ?output mcasp_aclkr,
1 K9 } x' u. w$ t% M3 `output axr1,1 l& W) S5 Y5 X- G, T% h$ Z
assign mcasp_afsr = mcasp_afsx;
4 A) E3 U) I5 z, X) iassign mcasp_aclkr = mcasp_aclkx;& x5 J" R) w) t# l- O% h
assign mcasp_ahclkr = mcasp_ahclkx;+ i! R7 ^; k. {
assign axr1 = axr0; , N* U% O, o. Q
% J7 ?7 h& C2 ~4 e3 p7 R" A) i
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
# B* C/ ^+ q4 n8 c# Estatic void McASPI2SConfigure(void)& ^9 E: F- O- p$ y/ k2 j: }! N- {- ^
{
6 |/ n8 Q0 ], k2 YMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
* i; R* ^) X9 b3 l Y/ f FMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */7 j* ?5 b! G: T# _; a* Q
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);' w) j/ s, Q" _8 N6 F
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */ l l( c ^( y# V1 P/ k2 j
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ Y' c0 r% e% p$ K5 rMCASP_RX_MODE_DMA);+ l9 @, u# g; f# L. S# b
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ }8 D0 t4 E9 D" W
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */; c/ m3 v! e; \
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
9 O& f8 v9 e& f' z7 }6 B1 y! ~MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
7 z+ { K; S1 mMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ) m0 U5 M4 P6 Q' s0 X7 K3 H
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
' ^) ~! {8 Z) b7 k* M& L1 PMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);$ V. k3 S4 r2 u7 ?
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
6 ~4 u/ d- \8 o8 o( V/ kMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,3 Z5 Y) t" T9 L8 I% v9 {
0x00, 0xFF); /* configure the clock for transmitter */1 V9 Z2 m5 M* t. z
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
# ^ x; ] t5 m" \McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 9 m) V& n: f9 I/ L1 {+ c' t( j; u
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,$ o, L9 f7 [: \) L& f/ e
0x00, 0xFF);$ h/ u1 A: r4 r% ^4 K
0 j0 N0 s" U" h& A6 M
/* Enable synchronization of RX and TX sections */ $ p! \, ]+ Y) M2 h; I4 V/ h
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */8 ~5 L) }, z& r2 P8 s! m! d
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);1 `& E+ e" _: T& _) a) G
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
! k8 Y, Q2 |0 t: g** Set the serializers, Currently only one serializer is set as5 s& O+ v4 J) ^5 g- O$ G3 n
** transmitter and one serializer as receiver.
8 C0 `& R7 g# p( \8 y B*/2 |$ L& |) \/ I$ L7 n! F E
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
: c( v0 T* l5 ^7 `" bMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
* [- h. _# J0 k' D8 q- B2 z+ L** Configure the McASP pins 7 j* u N7 m4 u$ l# V# _3 v0 e
** Input - Frame Sync, Clock and Serializer Rx7 \; C' w6 v6 d2 ]( ?0 P. {, k
** Output - Serializer Tx is connected to the input of the codec 0 k% \) U9 {. q9 N$ v/ G; q) C, b
*/, r, k. ~- G: c V: y; a
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);* |3 [1 A6 Y. y
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
) w: R- k8 q# d/ E: f& `McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX) I6 m0 h( e" K" k2 C' g6 X4 y
| MCASP_PIN_ACLKX
& X. e) E/ a' ]| MCASP_PIN_AHCLKX% g4 T% a& m- m( D1 q
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
% n2 ~2 X5 y# ^& CMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR " g( ^- y* e6 R5 x/ q
| MCASP_TX_CLKFAIL ) F7 k" ^. J, z
| MCASP_TX_SYNCERROR
; l. ?' A: Q* l# r7 f| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: d$ ?- r3 r! m" ~- ~| MCASP_RX_CLKFAIL
8 ~) i0 W- ]- T( B4 V| MCASP_RX_SYNCERROR
% M; ]% m! h: R% L| MCASP_RX_OVERRUN);7 F1 s; N2 T+ Y K
} static void I2SDataTxRxActivate(void)" j- e2 s0 b7 _7 D6 h
{4 e- {3 J# {9 B7 W0 S9 |. `2 w
/* Start the clocks */3 O0 T5 Y7 ?, o' D" l
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);: t9 W+ g9 A# s/ n# ?4 I
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */! w: z/ X) l' k6 X) F9 Q
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,: a3 \, ]3 E, d4 d% d: T
EDMA3_TRIG_MODE_EVENT);
0 ]! K" }& Q! i2 M: x3 D5 \: v& p3 ]9 k, kEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 3 j, G, s0 U. B' X8 @
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */) P4 W! h" f) U
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);8 U0 C A8 R2 `) R# Y I
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
6 M, v: ^4 t# k1 E Pwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
8 R* a$ P6 L/ J6 d$ r7 I8 f' R nMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);: F' h/ ]$ i! Y0 b4 X7 H
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 }$ l9 G* n! x N}
+ B' @* Z$ E) L& s: W请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. ) ~0 U4 i- U4 I# k; a
|