MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
7 W7 P/ H0 O1 ]: P. |input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

; O' a; D' y& ]/ j; |output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
! p2 B" g' F; J4 ]output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
  K% Z/ H: q1 N) [2 r! ?+ vassign mcasp_ahclkr = mcasp_ahclkx;
1 B8 {: E% I2 A1 y' g% rassign axr1 = axr0;

$ [( @8 _( x9 F5 j: P

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
: h4 z' p' O# W{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
% P0 u4 P3 ^# e  n' z5 f) m+ J2 AMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  |( `" d/ C+ V: U# j* dMCASP_RX_MODE_DMA);
# y2 s# U  F2 v0 pMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 @0 z+ o2 Z& k5 b; LMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
$ H7 B) p: D. T# Z3 AMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
/ m$ e6 U% x; D& X+ d/ LMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
$ e& Y/ |1 [4 [" M5 K, jMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
9 S) E  W8 y3 U3 y6 U9 tMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

% P  p# T0 p! n6 B' ~8 `/* Enable synchronization of RX and TX sections */
! i4 j0 b# G/ qMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
, T! r3 i' [+ M) XMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
" X4 d- E5 G) X6 z** Set the serializers, Currently only one serializer is set as
& [+ D: ~8 R1 N8 z3 \5 ?/ y$ n# L** transmitter and one serializer as receiver.
*/
  ]" Y6 ?/ ?) |+ zMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
. p1 f+ @2 y  R) ^7 b, }McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
: a: ^5 s9 v1 g0 k# a  I2 T** Configure the McASP pins
& w6 A  c7 {8 k4 m7 j; [4 C; R** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
! X) X8 l3 x4 ?, A/ T# k7 RMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
: o3 `: e" ^2 a! `/ }/ E$ ~1 w2 U/ Q( qMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
- G8 A' A, X: z  C3 a| MCASP_PIN_ACLKX
' T* Y2 V, I/ c+ ^| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
7 ^7 I, J3 e* m% R# B}

static void I2SDataTxRxActivate(void)
$ d0 u. {: {- W% D& @1 a4 y{
) a" N# C9 S8 S7 b$ X5 A3 D; _/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
, ]- l  S6 i' sEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  }1 C2 W0 K' V# ~) REDMA3_TRIG_MODE_EVENT);
$ A3 o0 G$ S, X3 h5 h  t) yEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
: O+ c2 P+ W# v% |# O) NMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
% ~8 l/ I/ S+ o) B* |- ?while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
4 C) q6 f. \' C3 o: j. M, [McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( M% d1 K& A: d$ k0 }2 H) IMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
4 @- ~# D# X  ~0 P5 N9 U1 w}

# m: l1 ]- f, g" }

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

* e! v' W4 U4 P3 C, j5 y