MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
) Z, b% m+ c5 K4 W# g5 L& |input mcasp_ahclkx,
* B- g: M5 |& uinput mcasp_aclkx,
2 A" \* G" K4 n, O2 Rinput axr0,

output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
* [" T9 q( s+ V" Poutput axr1,
" p6 B  h  m' B# N9 f2 a' N

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
1 b$ ^2 P/ g/ {: `5 o. Uassign axr1 = axr0;

6 ^: X3 u' E& W

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

: Y6 M9 B' v' l' D/ c7 Q3 H3 _8 u( \

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
- q# F4 ]: I/ V) y. g. dMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 N! }5 q$ ?# ?7 F- b  O! n  @MCASP_RX_MODE_DMA);
! }- [7 @% R7 Q/ u4 F9 qMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
  A% ?( Y5 U' D7 I& F8 ?McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
3 _' D/ t# X5 a1 m8 qMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
( f6 M& |7 o; Q9 |: ?2 ?McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
6 `3 @" ^3 v/ q- G: c  N- \6 i0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
' K- d  f3 h' Z6 S- V6 m6 oMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
) x% I7 j5 p) m, a! c4 nMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0 p0 X. K/ v$ |5 d0x00, 0xFF);

# p: p3 i5 v( B+ E% V# C1 b/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
; `' m' ]0 p5 B, T, F2 v6 h' TMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
; ?1 d. _% _: J. S& v** Set the serializers, Currently only one serializer is set as
5 x0 d  N- F3 q' d" G: R- K- C** transmitter and one serializer as receiver.
4 ]" Q) |8 U) [/ n# Q+ k*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
" v- i; t; P$ SMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
- h+ [2 Z1 G; O- t* U  c( B** Input - Frame Sync, Clock and Serializer Rx
9 @5 I& G/ e& D3 V* I- v" L6 u** Output - Serializer Tx is connected to the input of the codec
5 G4 B; K/ V& S$ P- K*/
6 I6 ?) v2 U4 d8 x/ F8 F2 ?6 iMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
1 p: E( T+ D$ x* T6 w/ c| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
2 B1 ]. o  `( F. [3 n! }% P: J4 {, u- TMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
% `9 B3 N8 v8 ]8 K1 m; B| MCASP_TX_CLKFAIL
4 J& O4 ^8 \  Y" y. h& @$ O| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
- N5 H2 \! R* T2 k+ M. R& C| MCASP_RX_SYNCERROR
" d. l, X6 `' j/ r* [) p: U. s| MCASP_RX_OVERRUN);
7 @: Z' Q2 P: X+ \) P3 X}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
7 o; B, u( J! |5 f' J( N# _+ p. XMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
$ X7 t& i" w/ L5 H7 _: w  AEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
$ C0 |$ `' p' e; NMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
: u7 W# `& j, p, Y" S# ^McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
$ h0 E/ d$ [9 s0 I, ?+ s+ cwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
  }* D' X  ?+ O6 X; nMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
5 U8 D3 C; w$ v5 OMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

$ C% @( B  o5 a$ _6 Z, S

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.