|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,! d2 T+ s5 z1 A: L0 |6 c( g$ d8 T
input mcasp_ahclkx,
( }7 I; ^8 g% K2 Vinput mcasp_aclkx,7 q% q# g. d0 I M6 V! p" A
input axr0,6 ~$ ?' f( Y( T* G: u* f
+ {9 @! _. f$ N" o) n, Z4 Soutput mcasp_afsr,8 [' y) | x0 g' b+ W, V- I0 U
output mcasp_ahclkr,
3 \4 j# R) |6 O- d* v" l3 Y5 i( H# woutput mcasp_aclkr,
( [, K% n3 Y+ B' Houtput axr1,
9 M, T. O! m) _# f S( s7 B assign mcasp_afsr = mcasp_afsx;
% s" A* m9 d1 }, q" ~assign mcasp_aclkr = mcasp_aclkx;. Q* a& |; @ j% C) v- d
assign mcasp_ahclkr = mcasp_ahclkx;
5 L) W7 h- `1 B( Y6 P8 [# A& massign axr1 = axr0;
0 t6 t4 v9 S* y' W3 x j, F$ ?9 s$ h7 O* h
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
/ a' D4 k$ Z o- x1 t: Jstatic void McASPI2SConfigure(void)
. X/ w0 k( d l- P6 @ N+ h8 J' D{; H% [# B- i+ ^& @7 ~
McASPRxReset(SOC_MCASP_0_CTRL_REGS);- W5 \1 m" J1 K7 X L7 @
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */: ^$ Q6 D2 l7 Y f
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);* J- w6 F \# g- {1 R* w. r) R' c( M& j
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */% z' ]+ N9 h& C; x. X
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,/ J3 E6 A! k Y+ ?9 W( y8 n# Q
MCASP_RX_MODE_DMA);* l& ^; J) K1 D; L
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,, F/ i7 u5 z2 N3 B
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */. H* G% k1 o/ u1 G% O# \
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
: ? ?; d4 R" d! n! w' h* f4 nMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
* w; Z2 k) A% ^2 f2 pMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 9 D6 y3 c' N/ O5 i1 o
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */! d# D$ }( }. O9 ]5 `1 C) O
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);( g5 g) R- u4 \6 ^; X( M
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); + b% d0 N! F2 f
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,* K+ V2 m4 X. G
0x00, 0xFF); /* configure the clock for transmitter */
& v# t& \% j6 qMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);. ^! Q( x2 `; K, T3 R1 p. {
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
! o+ ]# Z4 F, E9 j) k( x; bMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,) d* x& b( i" g$ I! ~4 ~
0x00, 0xFF);6 a5 A3 R. q8 h0 t0 d5 i& {
& s! j" H, M1 u) t/* Enable synchronization of RX and TX sections */ 4 \/ H. R$ I+ o2 {* O1 v) T: {
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */( a& ^0 L. s* z; T6 W
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
' b" C* q. o1 y. o( sMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
6 |2 W3 _- l& V* ]. Y/ c** Set the serializers, Currently only one serializer is set as
4 H; Q+ }7 F8 ]9 K& C* F7 x j** transmitter and one serializer as receiver.
( O0 [$ G h4 ]8 `- h. Z& i5 B*/5 j9 ^# {4 o2 ~ q7 D6 k3 U/ V( m
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);: u# y# p" W6 l; c" M9 A0 B/ E( _% M
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*( R$ [1 E! P% {* S2 q- `
** Configure the McASP pins * ]+ c9 H1 t# s8 Z4 C5 P( r
** Input - Frame Sync, Clock and Serializer Rx
! d0 z! b, ^/ A* V- d; I6 q7 p** Output - Serializer Tx is connected to the input of the codec
4 v6 { \5 C/ R9 i& v" Y" i*/
! l# Q5 u' Q( s& S7 B9 IMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
* ?3 N0 h& L5 V" ^* T* S5 hMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
/ F5 c$ B% g, r. _) JMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
( q+ U8 D& ~5 f$ B| MCASP_PIN_ACLKX- N" P( \, D* A# h3 a @* k9 G
| MCASP_PIN_AHCLKX
u1 e, q+ H1 }4 ~- i| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
- ~' c2 h8 A' R, g3 p# W; \4 ?McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 0 s) m F5 ]" d( ~5 Q
| MCASP_TX_CLKFAIL
5 \, D0 t, q' j| MCASP_TX_SYNCERROR3 f/ p: j- f" @8 H7 \
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR : T. a, h" l. U
| MCASP_RX_CLKFAIL
! {0 G. O3 Q; R, G8 ~& n/ y; X| MCASP_RX_SYNCERROR + b6 ^: n/ U, l4 c9 b2 O ]
| MCASP_RX_OVERRUN);% ~0 [4 \, ~) Q ~1 E, ?
} static void I2SDataTxRxActivate(void)8 w! L8 {8 W3 b+ t# Q- y3 {' m
{5 X* E& L( w- _& `; p% `$ r1 Q
/* Start the clocks */* z# u0 R, Y; a: C: u2 M$ i: \
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);, g v0 _/ u: G& ]
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */' l `/ R1 F: r: r0 A% b2 I( U) y
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
; ^; |! g; c: y' REDMA3_TRIG_MODE_EVENT);
( F1 k6 L7 `3 q% {* A5 G- kEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
+ y# q2 H' {7 t& S) iEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
( t+ Q8 }- h5 J0 q7 pMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
3 ^( f" }; |, p7 E, K( {McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
* Q C& |5 b4 M4 F; V( G$ awhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
: [- K, b% q) j5 d7 R) AMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( h$ I( o( [, E0 `& g3 dMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);/ t5 w; H9 h4 R
}
) g S3 T9 B1 U. O( O请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
6 e% l- z! u: Q5 G1 u |