|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,) K/ Z) I! R/ h; m
input mcasp_ahclkx,3 c. p! W% x' A, b. U7 n5 m! G; o3 J
input mcasp_aclkx,$ e e, U) x5 x/ t0 x+ V# R/ D
input axr0,
' _. A6 W- s: r4 y6 ^
& F# G9 z1 R$ G6 m* J" Ioutput mcasp_afsr,
% P' _; d2 Y8 b* t0 ioutput mcasp_ahclkr,9 q) F; S; w9 P6 J( N; U
output mcasp_aclkr,
; T& L) g. v# Uoutput axr1,1 d2 U+ L6 {4 F$ f& k4 u5 [8 o4 v! M
assign mcasp_afsr = mcasp_afsx;+ X# { T7 L3 X
assign mcasp_aclkr = mcasp_aclkx;
; x; [6 K; _. i% ~ o. q5 }! ?assign mcasp_ahclkr = mcasp_ahclkx;+ Z/ j4 L" {! m5 s0 O- W( M& Z) o
assign axr1 = axr0; - y& x; K5 r- I
: d' O$ {( [: z
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
4 Y$ r# N/ S% X4 \9 Bstatic void McASPI2SConfigure(void)
4 _6 l9 e" U' F. V" y% {{: | P& E" D" j+ Y
McASPRxReset(SOC_MCASP_0_CTRL_REGS);, B) S. L u5 W2 g0 Z. H4 l
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
4 F, H( A! x) ]5 g+ }McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
5 H3 [% R) ?; `: J; l( J+ {7 h6 I7 RMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */0 R- H0 `+ L, k$ d
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
6 x# k/ Y6 k3 |MCASP_RX_MODE_DMA);% q P0 [9 p1 M6 K# O- |
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,) f1 z& r @4 u- W- J7 q$ z/ y0 y
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */% D4 d, c, H u' b6 Z+ H
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, $ R4 J( b A: q o5 W+ U! B4 _3 ?8 X
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);6 Z; n7 M- c9 k. X) a
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
1 D4 t7 K, ~* g6 W4 BMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
; e) N: c9 F0 n' J! Y2 JMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);3 D9 C2 Y+ O5 e! P% p2 L
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); , M" v3 Z* |# F9 K
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32," B1 X, |) g$ ^: l: L& `7 R1 j5 W
0x00, 0xFF); /* configure the clock for transmitter */+ H0 U/ k- p- g& S
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
: L$ z0 v! o/ y$ s1 Y9 B- HMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 6 x! |, F2 F2 H2 o. v
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,: ?& z5 c0 a$ ?( t7 b
0x00, 0xFF);' u2 @7 R8 j3 G3 R
1 a9 `: o: p0 O1 S$ Y6 {7 l' e
/* Enable synchronization of RX and TX sections */
- G1 ~8 y$ d; A/ s9 \McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
9 f/ S, ?6 _, dMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);( I! H2 Q( t4 M; L' L0 S
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*# I( Y( R: n) K+ F! n( Z& Y- P& O
** Set the serializers, Currently only one serializer is set as9 p4 ?9 J& z0 y; A- Q% |, w* e
** transmitter and one serializer as receiver.
. K, n: j( b8 }0 f1 A9 g! q*/. f4 ^0 p7 V0 }, S- W# l9 [% N
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
5 O! ^% {7 ?/ {7 r3 `- Q8 i- M3 OMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
) I1 T ^8 r- A** Configure the McASP pins
! q- L# M5 W' n! X** Input - Frame Sync, Clock and Serializer Rx
/ [8 C1 v9 ?# A) O9 e** Output - Serializer Tx is connected to the input of the codec $ c* F# z. v0 g1 x$ S
*/' k8 `+ b" _ |7 }
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);' u0 T8 p# }( {1 M3 \1 {. d0 }
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));" z; {& s e: u$ v/ I+ n
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX, x8 e4 L5 N3 B9 m+ x* p# w. e$ J
| MCASP_PIN_ACLKX
! O: b9 Y5 a1 x8 h4 u9 V6 k) q! q| MCASP_PIN_AHCLKX" `, B! n! C# P% l9 `4 o3 G3 m
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */% q9 }& \/ B4 k
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
" J5 A# W8 z1 Y" V5 O! Q| MCASP_TX_CLKFAIL
9 ]' K7 `* K9 j; J( M9 ^1 b| MCASP_TX_SYNCERROR& u: J$ L, T) s9 w* m
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR , p9 S$ {' C% C+ M1 Y9 l3 H
| MCASP_RX_CLKFAIL7 j3 z: T# U9 r& b( X5 J( m& |7 a+ L
| MCASP_RX_SYNCERROR
+ N; T2 M' T- c4 r& K0 m" `| MCASP_RX_OVERRUN);
7 A. ?8 | B4 v$ T3 Q% x! Y5 S} static void I2SDataTxRxActivate(void)+ y5 r6 F! l3 q. w9 l" e3 [
{
" O0 g8 s! [- R0 A' @' k/* Start the clocks */
: i3 ]. M; \6 ^McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);1 r6 U) t& V5 w5 d/ ?" b
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */# j$ E- N ?) O
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,$ ^ O% }2 \2 \/ Z. d- E
EDMA3_TRIG_MODE_EVENT);' h' e+ P6 T H. ?5 c7 f
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
; x1 V6 }; m( x% @/ Y QEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */( T% L# V, P) p# w
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
4 i. m4 R' G6 j0 g8 aMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
/ g8 k$ l( w) u: s8 Mwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
( ^$ w$ I! t# kMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
2 w9 M2 ?2 b( A, T' vMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
# F0 ^) M5 d. _% U( r} * U6 o, ^) W- W/ _" K; e
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. # V8 J! Z0 V7 v+ y; O
|