MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
7 Q4 F7 R( y- R# W/ p+ C: binput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
  g6 x$ M% V9 R6 n# n! f- b4 `8 X
output mcasp_afsr,
7 H& ^  r( [- j3 xoutput mcasp_ahclkr,
6 S- {& Z) B3 J  Coutput mcasp_aclkr,
: p! w4 J+ O9 B' ?( [+ Coutput axr1,

assign mcasp_afsr = mcasp_afsx;
( E  Z8 i/ c4 ]$ q% C8 [assign mcasp_aclkr = mcasp_aclkx;
: H5 K% y$ q* `assign mcasp_ahclkr = mcasp_ahclkx;
+ o9 G! C9 j% J( Sassign axr1 = axr0;

# `1 e" ^, L; `8 d0 O" w

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

2 n( D1 N! V# {) b& }

static void McASPI2SConfigure(void)
8 y% ~' \. ^# P{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
8 ?+ h! @, P; d( ~5 E- `McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
, |# I7 R& I/ @7 k/ }: g# {- JMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
3 z( B; [& U- O4 J5 r- i3 JMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 w' {% a1 @( b! {- z! u4 m0 s2 tMCASP_RX_MODE_DMA);
6 ?8 o3 W. M4 x( @, iMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
* e  r5 ]& M9 m1 }MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
; w) S- y( d1 N! p3 C0 fMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
3 h* @+ A! ?1 ]4 ?McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
; J; y$ d- H7 }" D" G$ u4 t) \$ JMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
7 R( M* a8 ~" N) C# \- BMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
% P$ ]$ y0 e+ y. G- u3 [4 C& g0x00, 0xFF);
4 o& X" S# {( `) C8 W3 H
* G5 N1 r! J* E7 b9 @8 A. p/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
7 R& A  q( {7 T" C/ ~' ]7 I3 jMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
# W2 N0 y. A, Q3 S6 k6 e** transmitter and one serializer as receiver.
9 r! V/ j, L2 V; ^# t+ H*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
- Y9 w( M  u. U3 [6 c** Input - Frame Sync, Clock and Serializer Rx
' \0 k, O4 `! q** Output - Serializer Tx is connected to the input of the codec
3 Z# }3 }8 k8 b9 V; _8 `*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
* L. Q8 v% e2 Y+ F2 k0 W6 x; J| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
: r+ ?+ P' Y. O% J& W% Y$ K# I| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
0 i! F6 P8 i; U9 o{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
- r1 E2 T" U- L) n( ^# m- e0 }; GEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
4 ~  D( ~2 z7 o! j* Q8 |4 eEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
6 b0 g  h6 E$ Y. [; m" GMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
* s: L4 d5 [1 k6 vMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
2 Z5 B, ]2 ?3 R7 H  J4 B) X- \5 RMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
) s4 F2 E# g' \) d9 ^7 I; O, \}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

( `) L/ x( |* ^- f