MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10056|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
$ X1 i, s; k/ n# L, k5 uinput mcasp_ahclkx,
# s; _$ a2 ]; U( X& B' p5 C! P3 Winput mcasp_aclkx,; p# k4 c, E, m, _9 Q
input axr0,
' h6 `: R5 t$ Y  O! F$ e7 x1 e3 `. P; v) L1 |! o( i# w
output mcasp_afsr,
' U. h/ t& n4 youtput mcasp_ahclkr,
( e7 K. w. J* F! ]6 u3 D$ eoutput mcasp_aclkr,+ H: ^' }! \& O% h2 _4 |9 |
output axr1,
$ ?  n) [1 N7 P) B
assign mcasp_afsr = mcasp_afsx;
' s: k5 `/ J3 `- |assign mcasp_aclkr = mcasp_aclkx;3 S$ x2 M# T4 l" f
assign mcasp_ahclkr = mcasp_ahclkx;
: y  J6 ?. K  N& x' M, W7 J6 v* bassign axr1 = axr0;
* L1 C$ X3 C: F# d2 L2 T4 d
) F. k/ f8 B" R: p7 h) T2 x
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
- X: l/ F% V6 X
static void McASPI2SConfigure(void)
! p# g9 \, @, x' o! _' t; @{6 @# N( O5 |/ J* ~( _; y
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
' N- ^$ s# f/ @) s1 zMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
% ]) x: r0 r( X  dMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& z5 K2 Z( t4 I9 F/ hMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
  T% o( u/ K7 C! J# DMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
; |8 ?  x* i& f* K, J( cMCASP_RX_MODE_DMA);
/ y7 B1 D' T/ b' ~" _McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,& w. f3 Q+ O0 R1 S
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
5 z& t5 h# R$ V* d% x8 i: yMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, : p' r3 }/ c( R2 }3 p* R
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
" |5 u% V+ e0 W. ~9 MMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
9 |6 R+ P6 f: W' UMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */! F1 u, ?$ i4 A
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);/ w5 n( U6 t3 @+ l5 u8 n
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
9 q& X8 ?& ~4 r  MMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,: c. b. k6 t: ~
0x00, 0xFF);
/* configure the clock for transmitter */
5 _% V9 K4 f/ y6 s8 h) tMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
2 z2 E0 |6 j0 ]/ ?4 T8 I4 ZMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ' y  n$ R) x1 d8 f" ^8 ~/ z
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,3 l3 W# G& n& [! y* Z
0x00, 0xFF);
6 M( b) P/ A( T( c- d/ D2 P; E( ]3 l: k. y# s4 j/ ]2 n
/* Enable synchronization of RX and TX sections */ ( _3 Y  C* E; a! Q7 F
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */* \0 F8 c, W# K6 ^$ `% h
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);& H9 ^: }6 w" ~
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
" i8 W7 F4 E7 T9 }' [, Z5 @: \' T** Set the serializers, Currently only one serializer is set as
  s# \* i4 `/ j  \. Z' Y- e3 X** transmitter and one serializer as receiver.
9 p2 ^9 ^$ J1 I. U- L! @! j*/( U4 R5 ^1 T6 y/ |1 Y
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 R5 |; C  W* y9 e. Z3 c- J/ rMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*( J  B" j7 j2 h- Z6 h4 N( d4 x
** Configure the McASP pins
4 u6 }7 h* c( X$ B: q** Input - Frame Sync, Clock and Serializer Rx
; c3 B  r: d1 M4 X** Output - Serializer Tx is connected to the input of the codec
6 o9 s. I5 Q3 g5 \4 g& H- d$ v0 a*/
% G8 m( |8 s( T2 U4 HMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
/ h& l4 ^+ Z% U2 J# l5 E. B$ _McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
  |5 D* ~; E% z( G! L0 dMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
6 I* W  g8 f' ?( X) p| MCASP_PIN_ACLKX. |/ y5 J6 b' S2 Y" ]9 s6 o
| MCASP_PIN_AHCLKX0 S# ~5 u  C6 s+ w  p6 o
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */# t' r5 @+ k# i/ Y. E( w
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ) W8 v& m+ J# j* L& o. F
| MCASP_TX_CLKFAIL 9 P' g9 i' V. a3 f7 z7 B
| MCASP_TX_SYNCERROR3 w: p2 q$ @9 p8 L, u, ?% i
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
0 p3 Y9 v; t! t8 Q7 e| MCASP_RX_CLKFAIL( k% ^+ i3 q: O* |" D
| MCASP_RX_SYNCERROR 7 ~: i# X- ^9 k* i6 F6 I( C. ~+ x
| MCASP_RX_OVERRUN);: V% V/ B* J. U6 w5 c% y3 }1 F# q0 M/ Z
}
static void I2SDataTxRxActivate(void)0 H' j# F# X/ T
{3 l  E5 w4 P, U) x8 P; A" T& [
/* Start the clocks */
+ K& E0 R3 H9 i' T0 U# X  Z  I) A1 \McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);" I: Z" k3 F  ?' |; m; g3 A7 z
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */" ?: e1 _# d- y& C* n  O6 R
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  Y' B8 R* b& D, wEDMA3_TRIG_MODE_EVENT);
  @, n/ Y- G/ pEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
* ^, N7 F' F0 a/ s( F& A( |5 y9 xEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */! X  j9 r6 M4 V; Z5 i; ^8 p
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);  {1 U9 Q9 ]  U; E( Z- I
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */9 F9 C% k) ~8 F, J$ w; j
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
6 E8 d2 a  ?5 w0 ?McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
- m) P% j) E. gMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
3 a1 c0 U; t7 i  p, `! t}
" g! ]& m, F' g: y: @
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

) R5 D8 e9 |! V  Y. ^8 R2 u
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-27 19:55 , Processed in 0.044617 second(s), 28 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表