MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
& Y$ \1 [: [, m; m: m5 kinput mcasp_aclkx,
input axr0,

, \$ N  v. R( Voutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
) j& u5 v8 ^4 Z6 E

assign mcasp_afsr = mcasp_afsx;
) P, p8 g( W; Tassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
5 H9 g+ o% p& c: a8 D; p+ |" F# qassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

& F" N/ ]& g9 U+ o! ^. t

static void McASPI2SConfigure(void)
" J) Q) u* p! Y; r( d{
# t# W2 ~4 E6 T1 UMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
$ P- n) p2 ]% \. n, m4 o" L) k, L3 uMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
- L! x& e& r* v( zMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
* p8 u4 g; Q  ?7 CMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
( Q; }- b" g+ F7 oMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
8 C6 Y: A, Z( u* oMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
8 `/ L! B) f  ]' u: J+ T4 }McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
8 w5 g  N6 J$ f: GMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
4 E3 g  t8 z: A0 C; g, c: Y/ d0x00, 0xFF);

/* configure the clock for transmitter */
, h! \! k. v6 NMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
) }9 R- B$ S, G/ oMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
8 Q  W( m' v2 k* K7 r; v2 K6 W0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
4 o: C( Z& U" K6 s: AMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
: I/ I" y6 n7 X" x** Set the serializers, Currently only one serializer is set as
& M, ?/ y6 n1 d5 U) W6 g** transmitter and one serializer as receiver.
: Y1 ?* g0 w" E* V; x*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
) H& c! c5 A% Y* R** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
: U  L3 G1 z+ }9 u1 J; I* x8 ]McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
5 M8 f) p4 _1 XMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
3 D! D; d. U7 _# R6 V3 i3 O6 j| MCASP_PIN_ACLKX
: }" C& V( _8 ]+ ~| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
6 I) p: _: J% V& L5 x; T| MCASP_TX_SYNCERROR
! C) _5 x  d. ]| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
( m& |+ o/ T) i3 P3 L| MCASP_RX_CLKFAIL
& g& C6 D5 ^: I: o4 i+ r! g, Y| MCASP_RX_SYNCERROR
2 f. e4 U4 E+ v1 n  f* B) b' q9 Y, s| MCASP_RX_OVERRUN);
0 R0 E& ~+ [* {2 Q/ W$ X  Y3 e: T}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
5 U4 w2 v- q% a+ d: ]- Y* ^; v$ FMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
5 Q2 q+ f5 u& vMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
# v6 ^( ]6 A: D6 Q; a( DEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
, T9 h) S" f' M  ZEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
- T4 @) D/ [+ U2 r$ Y: L: s6 A: nMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
% d2 ?0 L' B7 h6 g" gMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
+ ^; _$ \1 x) Y! z# d- BMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

* J9 k2 m( |! I2 [( O( J6 }

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.