MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
5 n+ i, E4 _2 O. p* x0 Rinput mcasp_ahclkx,
$ D. t" m/ S* q9 v2 Z* ?6 [input mcasp_aclkx,
input axr0,

/ h+ }( z2 j6 _* V8 Voutput mcasp_afsr,
output mcasp_ahclkr,
# @5 P9 v4 d, r, k0 `output mcasp_aclkr,
output axr1,
; |( F5 G4 D& ~0 c; D

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
. c7 |4 f. y5 B4 _* J2 oassign axr1 = axr0;

  F/ L" t3 _1 m( K1 v

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

) P- Q- ]3 T9 M/ W+ i4 ~

static void McASPI2SConfigure(void)
  _7 l8 |& s' O8 z  k: q{
" L- m$ a) x/ |. C  j/ l' `McASPRxReset(SOC_MCASP_0_CTRL_REGS);
, L. P& E; ]1 S1 ]- S: W: b5 eMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
1 f7 x  e5 E& {& {  A  N5 H6 i; oMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
0 i5 t# i5 J, S. \# Q, J4 v: @McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
) i8 L5 L4 v9 r1 _- \MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
$ b& y* C7 T! x# YMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
# D5 y+ L0 K9 N  \. h' ?$ x- JMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) }) I: Z6 w! T+ h  a* N/ x' R: AMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
' N' c0 K. j: M" Q/ ^: ?McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
8 a" k) N! ]1 N: ~: CMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
4 d* I% R) M. B3 [
" s  r( a/ l$ q" T# R/* Enable synchronization of RX and TX sections */
  c. g& G8 w6 [9 i0 C& C. }McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
5 g1 {: b' a5 }' L4 r** Set the serializers, Currently only one serializer is set as
; m: M5 I! h) ]; M  ]** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
* b% ]: u  y& O) {McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
5 n# Z0 J/ r; ?. l8 I** Output - Serializer Tx is connected to the input of the codec
# Q  [7 u7 I( K- h*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
- J! z1 a* x$ s) g: S| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
' y4 j  U$ p: P* e! b1 p| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
5 }" _/ B4 z$ O' W0 o| MCASP_RX_SYNCERROR
0 [3 B0 I9 b  |# k1 r0 P| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
. a5 n" o6 o7 ^8 A{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
9 o& f8 K: S+ K5 uEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
7 w4 j& B9 Z" a1 fEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
- o3 d; H; P/ i/ Z( rMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
# [  ^, J8 w5 _/ v) X2 B' z5 E( _! ^McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
3 g' ^0 M) }' d, p- C) C& PMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
* Y0 Y9 X+ @. b0 n4 A}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

  A2 a0 E3 |" k5 ?5 Y