MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
4 P4 Q$ K9 J6 w
: d1 O7 w+ L7 K' i) loutput mcasp_afsr,
output mcasp_ahclkr,
- C9 o8 n4 d5 e2 R8 N  z" X( houtput mcasp_aclkr,
output axr1,
, f& Q( ^- G* x& `

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
( \5 e/ C0 z* u& U& W& I# eassign axr1 = axr0;

" f( \% d2 Q8 z) K+ s' h: {

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

: M( R! ^& b( K- Z

static void McASPI2SConfigure(void)
3 W- U4 Z; W+ h- `9 [% G{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
% {% m) D0 q" f2 ?0 Z+ z  p4 \3 eMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
5 q7 P7 d/ \( x' r. uMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
& U* H/ q8 h5 C8 a% TMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
& O2 q' G" z" k2 a% T" aMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
& v  a) i8 c/ P, l1 D9 MMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
2 E2 }" l+ a0 H) b1 \& v0 \McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
. w, L* c; Y2 }/ a' T: `0x00, 0xFF);

/* configure the clock for transmitter */
% ?" [9 K; `, R8 }8 @McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 p2 \$ ~; X, f: Q; l" N& tMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
/ v8 f4 s  l9 z4 j% a( N. s/ `McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0 G. d. M, @0 u6 X0x00, 0xFF);
# {: R( r% ^2 L& F4 _- H- ?
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
* a5 s5 L- _8 [3 K1 J, P4 TMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
- h3 i! K% T# i( s7 O! ?McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
! I) {6 m* c5 R! b" l; ~5 S** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
; N, S( E' F; j. f& I: V: q6 p*/
. l! N" X$ W3 [9 A6 T( ?6 cMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
2 N9 [0 ]& R* Y$ d3 G" q, c0 U0 c** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
9 J$ j9 K' T5 S0 E2 b1 ^, P** Output - Serializer Tx is connected to the input of the codec
: p. ?4 u) ?, v) n7 ?# {7 [*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
9 c# b( \- j! x| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
$ g8 b% M7 r6 n5 c+ q' P| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
; ]8 r# \. C  a) t# s| MCASP_RX_CLKFAIL
; [% e" c2 ]9 e5 F1 \3 F9 p| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
) y+ r$ [3 P) |/ K{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
! t7 w; P+ R% i& F/ ?( fMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
/ o9 q/ F( |7 b3 }0 @$ ^7 `EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
4 {1 {) @$ V, n+ P7 X  bEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
6 @* g! Y6 C4 j+ [8 x4 Z' J; pEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
, a' M+ C. C, lMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
; D7 d5 u4 L7 P9 o4 UMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
9 V  D; [9 ^3 A! }* w}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.