MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
' d/ n# \. [/ e1 O' R0 R5 j1 n6 oinput mcasp_aclkx,
input axr0,

output mcasp_afsr,
9 d3 @9 W$ H  A& ^) Ioutput mcasp_ahclkr,
: b' K: y- e/ V9 q5 voutput mcasp_aclkr,
/ o1 e; a7 {- T3 Aoutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
. `8 d. d- P1 O5 X* ^* ]# [! kassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

& U% o) r" p8 b: Q1 v

static void McASPI2SConfigure(void)
{
6 w0 u7 j' F# `9 r% E# BMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
: Y7 i  J0 y$ r! nMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
# `3 x  l# y3 pMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
3 ^3 W& K( L$ k0 G8 r4 rMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
: j: x+ L( @6 k6 ?; E+ ^MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
3 u  x2 ^, T: yMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
- n1 r+ o" Y; h6 V5 l: A4 @McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
3 E* W0 B! p5 |6 M1 k! N" h, I0x00, 0xFF);

/* configure the clock for transmitter */
# X2 T/ {" S7 v# Y& G5 Q  f) RMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
" \! _- T. F5 |3 ^McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
  q3 q% W% A" \0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
) \) ?; N+ v6 B3 I. @. ]McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
' V" W0 h0 V1 y6 x1 O$ `) a3 P8 lMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
6 ^  A2 X- p9 W  f5 v; ]2 u& L** Set the serializers, Currently only one serializer is set as
7 c2 b4 n9 x- |5 q7 V$ [* q; b** transmitter and one serializer as receiver.
1 d& `& S( w( {) ^% B! k( G*/
& K# ?3 c- |; h: m, P" iMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
' C, e' q1 G+ s) L9 o1 b3 {+ mMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
4 {8 w9 |1 Q* L7 J3 C: E** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
# }: U  L$ i5 X% C! tMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* g  ?: q$ `5 d" ?( |4 [/ g1 R7 _, uMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
  J" d0 J/ p+ |! o# l| MCASP_PIN_ACLKX
  K/ Q! ^# m4 c2 ~: S( B; G# B8 Q| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
2 I+ S+ R4 e. I3 p% cMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
9 m! @8 K# Y, ]/ e| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
) F  R! r- a, I9 L) G| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
0 ^, [5 d" t( Z  [' B" F! B| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
2 w8 w% l7 b" T& t, g6 n* {4 Q. M# h{
4 ~. Y. H) Z, z. c/* Start the clocks */
9 i* q7 Y7 _' C* x* \; AMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
2 u5 _& b9 A! r( r% ]EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
8 R/ W: o6 C; IEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
. Z) x/ I% A2 x( iMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
# b9 i+ \- u: Q. s6 Jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
1 K$ Q! C% w+ b# aMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

; t5 c! ^4 ?# r* ~, U