MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10876|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,3 K2 Q- A$ f& h( ^' i- a7 m
input mcasp_ahclkx,
& S: v: N  _9 M. U# u0 N! Winput mcasp_aclkx,
! s5 z) {/ f$ y; O& C+ I. }input axr0,' ]  f; U9 X$ n* q" r' E: z

& N8 a& b6 V/ o3 }output mcasp_afsr,8 [0 ]2 `# z8 m
output mcasp_ahclkr,
3 O" q6 C2 `7 @8 f; ioutput mcasp_aclkr,. V: {- @# ?3 A4 R
output axr1,# V6 w* @3 r5 d! n3 i
assign mcasp_afsr = mcasp_afsx;. [9 n  q: Q& R* n' K$ c- ^! B* }
assign mcasp_aclkr = mcasp_aclkx;: {) E3 w6 ^% e: u8 P
assign mcasp_ahclkr = mcasp_ahclkx;
! z2 m; q9 Z, @/ Bassign axr1 = axr0;

( u. g. g& v3 `6 H; g
; ?1 W, b$ }% ?0 B+ z% f8 o) r& I% E
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

# ?: q- N4 v" O
static void McASPI2SConfigure(void). z% j* z! L( e7 k9 e
{1 x6 V( N0 x. g) {6 Q6 O) e
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
0 l1 R8 ?2 R/ o8 b: |+ SMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */1 P. C3 y' c! ^* g( a7 a: M; I: i
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
4 S, R6 b. t, W9 O' O9 P6 LMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */. C/ h1 Z; o4 U
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,, Y, z: `. Y; i9 N2 _; U% E0 D
MCASP_RX_MODE_DMA);
" A4 N- k& [# ]$ H4 D9 OMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,3 @: |* b0 a- l+ j1 X! O
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 v) d- P9 e  Y9 r3 MMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, * V( w1 ^9 p' f9 n4 A
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
9 \1 f) [* Q! C" @McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
: }4 u% B# J' F* [; BMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */3 r& Z, ^8 ^: W; V
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);. S( v, ]/ q, n
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 1 W+ j% {% Z& L3 F  M3 S+ V' E
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,/ L9 v2 R( k5 e. i& \* S
0x00, 0xFF);
/* configure the clock for transmitter */
6 t  A  s# ^4 W/ [5 \: o6 W# AMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
; |2 I! w; y* N. X0 i1 AMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); : i0 N- e% l; z; r
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
7 e$ e; _2 A6 b( ^3 H4 H+ m0x00, 0xFF);
% [# c. o: S. i4 R" v& y
: w6 M: ~6 Z. U$ N. |, u, w5 O4 }7 s/* Enable synchronization of RX and TX sections */ 7 [# m3 K/ A* G3 \
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */. }3 G  c' N% j
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);, C. U  A( `  i1 ]; O
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*. q, T3 g' X# O$ A. n
** Set the serializers, Currently only one serializer is set as
8 W$ Y$ B/ x+ n** transmitter and one serializer as receiver.: j6 [1 t# V8 o+ `  }
*/
6 q; m* j# F  b+ Z1 z- D" m; CMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);0 K8 b+ i  c4 R2 q) t
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
5 }; X& z3 X: y; W** Configure the McASP pins ) s; A, C3 |& E  |, P2 g
** Input - Frame Sync, Clock and Serializer Rx
: o6 H& P# n8 g1 ~: b" Y$ Y** Output - Serializer Tx is connected to the input of the codec 3 b6 _; b$ ]5 K( p5 x8 @3 U
*/
9 C( Y4 @* c3 y+ h! V6 t" w4 hMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);% G0 P3 e7 w; Z' L& j
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- {5 {$ s& d$ I- z1 O* r) k& rMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX" V+ P, F- j3 P1 _  X8 q8 o' Y
| MCASP_PIN_ACLKX) ]# P  S" U2 b. D& C
| MCASP_PIN_AHCLKX# n/ g6 T; Y5 {, T
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
; c# [+ ]5 _. ?0 o6 y: t8 q: YMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
4 H) C/ K, Q8 j  j3 {| MCASP_TX_CLKFAIL
# A, `: l6 G* ?3 r. ^6 ?0 B: G| MCASP_TX_SYNCERROR
2 v  I5 \8 {: l( B+ ^2 G  {2 |! K| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
5 E4 a7 Y4 Q% L* p+ u; E| MCASP_RX_CLKFAIL
5 y& I, z" Q4 J% L| MCASP_RX_SYNCERROR # x5 Q8 C. F8 R7 a9 f
| MCASP_RX_OVERRUN);0 j) {* b& \" A7 I( D# i5 |. e3 D% B
}
static void I2SDataTxRxActivate(void)/ L8 y2 r  ?( A( h% H
{
8 j5 L: ?& C4 \& w  Y! P3 F# q/* Start the clocks */
5 F; J( y* I2 N1 J# {4 V# nMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);. O$ Z! w" C8 w( g- U1 {
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
5 c3 B6 k9 _2 h  s* b, {1 o( C& v8 YEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
/ V. x% y, z5 Y& P; Y& C- \EDMA3_TRIG_MODE_EVENT);
/ L4 f  o9 A8 [, P" B- IEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 7 ^, E. m; v- t2 _# T, ^
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
! d7 T% e7 B: T& N! UMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
. o4 `$ M/ _* a% R- {" D! D' pMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
  X1 e( J% G6 m, u5 _  L4 S: v' r# g, Wwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */1 S) x9 m( T+ _9 {" k
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);6 I9 g" S$ R" r
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
4 @  n1 F7 W2 s6 s}

# U' E) o' s# b' {5 |+ W
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

' w; \/ \& |! p0 ^* a
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-18 01:07 , Processed in 0.039392 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表