MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
: s/ C" d0 Y; v$ U" w% sinput mcasp_aclkx,
input axr0,

+ W: x) t+ u: ^2 a" [1 _! _& T* d. Zoutput mcasp_afsr,
/ ^; A7 l1 v# p" C% \  g) \output mcasp_ahclkr,
1 E1 I0 Y- C/ ^1 X* U& j- boutput mcasp_aclkr,
output axr1,
4 x7 D7 ~6 Q. ~# d) u) q/ U& ?- i: c' A

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
' Q" O( x3 ^" Tassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

) V6 }0 x0 e1 x, c: Z, P

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
( Y* j5 O4 J- i5 {McASPRxReset(SOC_MCASP_0_CTRL_REGS);
% x+ _( c; m& o$ }  g7 ]5 kMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
; U! f) G/ X$ t- H3 L! ^McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
+ |9 |& z0 ^0 h6 @5 O6 sMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ I, G+ I& N+ U4 H. LMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
7 |* `% \- Q" H. X7 p$ {6 u4 sMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
5 r1 q- y* Z- l; I- F% u+ B* D) }1 FMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
; R2 C9 c" J% K* l  @3 }McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
1 z1 ?+ p2 v8 ?, v0x00, 0xFF);

/* configure the clock for transmitter */
) n) K3 D: V# Y6 \) a* U) J7 wMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
: ^6 j+ s) N7 e: c0x00, 0xFF);
0 O. ?/ H1 w% C* N! T
% T* q+ b; b  R/ u- ?, s/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
* `7 W8 b4 |2 a& cMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
7 ]7 R; P9 E7 c% Q! W* q! h** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
' ?. G. }2 l- m+ p0 F. l+ @1 LMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
- {& p3 H. U* b# ^0 F** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
% ~# e9 @- m  r/ L: a6 G*/
5 m( R2 f% Y4 J1 fMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- j. \% x& n% M2 y9 j5 |McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
/ ~8 k0 g9 b3 v5 F2 u% J# ^| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
) _9 c9 `/ Q) N% o0 [6 N! nMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
( L3 E$ y3 I) |  q1 h| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 H8 I1 C9 }* }! ^% Q( m; x! d' L" j| MCASP_RX_CLKFAIL
; f/ T1 B7 s4 `, Q| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
9 }. T2 m2 |  v7 Y- _7 j}

static void I2SDataTxRxActivate(void)
{
- c7 c: g( X  N& @1 s/* Start the clocks */
' x% M  {9 p: n. X! ?) kMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
9 d8 u7 U2 D; @$ W$ pMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
( r) T  i3 Z2 N+ j# [0 _EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
/ R2 S6 X0 k5 `8 w- {McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
$ F5 b/ v& O* R6 f, T5 H' IMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
, N/ P8 `3 _" L) D2 P" A: jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
+ i  H2 j" x3 U9 D" t' Z6 E! i! KMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

4 k' M) z9 l- K# B1 q9 G! C

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

  I$ l0 L+ W. |" [3 [( c7 I9 X