MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9280|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1213

积分

金牌会员

Rank: 6Rank: 6

积分
1213
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,$ e. B4 H6 J& G" ^5 P
input mcasp_ahclkx,7 H+ z( I- E/ P' e0 u
input mcasp_aclkx,
; o  Q9 s$ q0 E: d& K/ ]0 |* Rinput axr0,3 E+ ~$ V0 m4 A; z$ N3 f4 H

4 z& c+ W2 `6 eoutput mcasp_afsr,
7 ?* d% b' T. v! _output mcasp_ahclkr,
1 B2 ?6 {7 V! k  voutput mcasp_aclkr,$ e' f) K9 u7 T' g. N
output axr1,- a  }% q5 X; x( ^) O7 L' v1 C6 ^* r
assign mcasp_afsr = mcasp_afsx;
1 U" _  m) C1 E. ^) [/ aassign mcasp_aclkr = mcasp_aclkx;6 t' z; S" H9 w! ~- `8 Y% \
assign mcasp_ahclkr = mcasp_ahclkx;
) d% h9 l  C8 T7 u3 f1 wassign axr1 = axr0;

1 E: S! n: U1 B) s
, U; A' C9 f) Q/ c. x
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
. W  z9 V& G" C; [+ |9 W+ a
static void McASPI2SConfigure(void)
: t, w+ b$ ^. H) K{
9 v" t$ B/ [' P% \. S" s( E1 n3 GMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
  t1 P( G) L5 ~2 a! L& LMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
- d* p0 p& _3 p- X( E/ BMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
( E0 l: h7 W+ ]( w# J8 @: VMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
3 Z2 s. F' ~+ K3 Q, ]& VMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ |% V: H2 U& ]5 S
MCASP_RX_MODE_DMA);" ]# {% _) N' R8 M# `( {$ b. x" [
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 N+ s. ^& m" q: w3 b! j1 uMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */" r6 S: @1 R7 h6 o
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 1 Z2 p2 C6 x/ T+ u
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);! k. [! c, H% z
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ |' ]% O( L9 Z0 eMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */, g1 ^7 ], i& |2 f& C" C
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);" J$ O( u1 q) {1 ~1 F+ G+ R
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); & F, M4 {+ ]" o" J+ l6 i
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,/ N2 {* F2 B! p: [2 K  W  A
0x00, 0xFF);
/* configure the clock for transmitter */
" |) _3 S5 Y. JMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 I; T6 {/ _- @2 \3 G/ x: hMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ) \( q/ v, N0 Z$ J& B
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
1 Y$ }6 g$ H7 T" i- M9 m0 W0x00, 0xFF);  {" m" K- a# _: d* H

, @" ]9 a9 k8 z/* Enable synchronization of RX and TX sections */ 3 E- ^$ H! E& ]9 v6 C& F
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
1 X' p7 u1 u# o& s1 T' [6 @2 C" nMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
+ w4 e: ^- `' d/ R; X. RMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
6 k8 C3 H. R1 g$ Q( M' l8 Y** Set the serializers, Currently only one serializer is set as
) U, V% {1 ~! f; v** transmitter and one serializer as receiver.8 {& Z* l; h9 D. }
*/
- U- X; v' ^+ @McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);. |* F0 [9 S) S4 }. F- C
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
, S/ t- ^8 h7 T** Configure the McASP pins , N: O! k& l- \4 N+ j6 m% w
** Input - Frame Sync, Clock and Serializer Rx, z5 Z3 {- ?" e" f
** Output - Serializer Tx is connected to the input of the codec 1 ?" w8 E& g3 i! E4 w
*/
. z. M3 J/ c. C: B# H  o  _McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);) x7 F0 J9 t5 D% |. q
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
8 H* K( f7 V$ [: ]/ q0 FMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
/ P( O3 j' p$ Z0 i" p| MCASP_PIN_ACLKX5 K! [1 A% G7 s; R" ]1 K
| MCASP_PIN_AHCLKX
* B/ o/ \; T: y5 r" g/ _| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */# U4 O' N+ ], W" {
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 4 s' N& |  S( d, Z
| MCASP_TX_CLKFAIL
7 I+ _0 P% r8 E8 Z9 k| MCASP_TX_SYNCERROR' M. o- {4 j8 H4 i
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
; O" R9 n( D4 J( \$ q; S| MCASP_RX_CLKFAIL" _3 G+ L; l8 l
| MCASP_RX_SYNCERROR ( U5 n, e/ e8 p4 I9 O
| MCASP_RX_OVERRUN);3 O( E: m8 d3 K
}
static void I2SDataTxRxActivate(void)$ T( B+ V+ R# V! W' O, @
{
7 g! J7 k! ?! D) f  U, d/* Start the clocks */
9 m2 U5 A% I) RMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);- F+ D) Z! |! F* ]! \6 y
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
! E, [% f* A2 D6 Z3 hEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,3 h# ]6 R# L- i2 b8 i  l- I
EDMA3_TRIG_MODE_EVENT);5 p% `+ Y4 r( h2 t0 Z( ^
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, & S! ^: s7 G3 C2 [
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */# v8 V2 d9 S- U! H( O
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
# f1 g  }, m9 t' f; W+ _* XMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
* @( w- o! U2 i# G" I4 kwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
% q' _3 y3 e2 jMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);& W' D! M9 T: Q+ |( u3 e
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);7 C- M! c7 C! d- p* }& G: I, H/ c! Z
}
! v: j+ o8 m7 X( n7 Q
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
7 ~! k( P( x+ t9 L1 L
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-31 22:38 , Processed in 0.054952 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表