MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
. M! X4 o- v/ S% G+ uinput mcasp_ahclkx,
input mcasp_aclkx,
$ Y, L8 w0 D7 H" G# N) r- R3 ]input axr0,

6 D1 s3 K7 o* ^3 poutput mcasp_afsr,
, h9 n: z  ?# T! O  B* doutput mcasp_ahclkr,
: P% f6 F/ C" ~; c; koutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
% `0 @/ _0 ?" o' ?assign mcasp_aclkr = mcasp_aclkx;
* I- c1 q9 I/ ]  V) zassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

# h: _1 e, C0 O, v
' f) r* Q% O  A1 L& v$ N& S

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
& f% _2 H8 t3 v( O) b( m{
9 T# E3 f4 m& c  J5 J% JMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
: c& ?6 M6 N7 z& a- _% m6 IMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
$ `* s. ^4 P0 J9 n9 ^$ BMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
# ?4 c; X7 w, s; G/ [McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
; o) I! r1 w7 Q* EMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
/ O, h, i& n$ z6 {# ~' \MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
" u) n  \  c& o/ `6 w2 eMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
+ m0 ^& {& z- W) b% [4 p! |McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
5 F2 r8 B% E9 S# \) E9 Z! \McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
4 T6 l! ]) }. O% _0 C  Z5 r  NMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
; ], ^% }+ p% m/ m2 BMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
$ n" d6 B: @2 d+ _% v; L* I0x00, 0xFF);
- b! V! [  |2 a# a- U! r
/* Enable synchronization of RX and TX sections */
% ~" e# P) N# h$ q7 a& K2 c5 x; gMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
7 p! A6 d' q+ k1 R% sMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
" n: G( A: k, AMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
' n' _' T+ g% s* C0 d** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
& H; N8 X: Y0 iMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
5 v- i: m. ~+ e- B$ i*/
3 L* q0 m% z: q$ j9 hMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
' a0 ]. @; Y& O* YMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
) m8 H3 p. a8 W- K5 W| MCASP_PIN_AHCLKX
9 M! p( B2 @& A& K) S. g| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
/ j/ P+ D" L5 cMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 \7 v) m5 c& D0 K| MCASP_TX_CLKFAIL
+ u3 p' C0 S+ h7 n' o( j9 [| MCASP_TX_SYNCERROR
# r+ }; @0 W. h+ q0 C" F| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
. @1 I, x! V' ~; r4 I, Q+ Y% E6 A| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
$ i$ D2 q6 _1 n& q}

static void I2SDataTxRxActivate(void)
" J4 \3 M1 i; T% I$ N; D* }& Z0 \1 _{
2 e9 e. r; S$ ?( f/* Start the clocks */
$ Y/ v" W4 V1 d% C7 v% zMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
% M  ^: D$ r# d) z, S) o7 U/ [McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
+ ?; h+ j" T% D( C5 N$ N. mEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
$ m0 U$ H8 `1 ~1 {- MEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
6 M% g$ ?  u% xMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
0 @1 A- S# }/ ?, _/ T8 K4 oMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
" e# Q2 q1 {8 V: C( CMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
- R/ r$ u/ J# R0 m; kMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.