MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10586|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,+ n' _# e3 C9 a& V* j& \9 d
input mcasp_ahclkx,6 p6 p( N9 d& f3 I
input mcasp_aclkx,$ [+ Q/ _& ?4 I) V8 B; |
input axr0,
  X+ s  \/ L1 e, k1 |5 d+ h- b6 M  ~
output mcasp_afsr,- Z  V7 x, ]! k3 N  V2 g
output mcasp_ahclkr,
: E9 [$ r0 B. s- _7 `output mcasp_aclkr,
7 E/ @" \( r* J6 L/ aoutput axr1,
, O4 L1 ]1 M2 _- _- B; E
assign mcasp_afsr = mcasp_afsx;
$ _; w0 C% I. y- k: Jassign mcasp_aclkr = mcasp_aclkx;
3 G0 Q6 d; U5 b9 [  ]" u  jassign mcasp_ahclkr = mcasp_ahclkx;
7 n& A$ d6 O2 ~2 ]2 Z  R$ Q3 \assign axr1 = axr0;
, F( `3 k0 r3 o4 p
: W) a8 B  V# s* F6 D
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

0 c0 w' q. B- U8 m* G
static void McASPI2SConfigure(void)
) e& w% ^/ [1 x{6 P; ^" X$ c* @7 u& ?) b
McASPRxReset(SOC_MCASP_0_CTRL_REGS);, N1 ?* c% y' B) v3 U
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
5 p4 ^$ ~/ }4 J9 fMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/ F" ~7 `6 \" }0 N+ XMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
$ j' U! ?% L$ y5 K" }McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE," g9 S9 q5 T. J2 y( o! Z
MCASP_RX_MODE_DMA);% i* K# }/ V- H5 J0 s
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* L" @  u. s8 X$ J; r0 O! R
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */( P# Q$ k6 @4 Z) n+ P9 E
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 5 h8 \% v' O7 e" ~4 a; \
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);/ |9 x) j# B: h$ z6 B# z7 g
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
. M% D+ F0 P% U% hMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */2 [' x6 i3 f0 v7 E  g
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);: [) w# p, W* [( y+ @) \, b# Z' o
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);   _/ S* f  [3 D9 x( l
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,; E) L3 U$ _& d$ I$ s/ E7 M+ G) N9 [
0x00, 0xFF);
/* configure the clock for transmitter */
2 q& x+ c: y& G. C( u; `McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
, H* l0 T$ Y' z! NMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 0 M6 @3 z, C( y& Y
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
& K* r: s# V1 t1 h% |" g0x00, 0xFF);, a1 P! y% M, @$ r
: e5 [( l5 P* ?) r
/* Enable synchronization of RX and TX sections */
0 D/ Y; @* }4 l; t, \McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
' L$ }9 }4 X! G% E9 r$ A* C$ v1 fMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
, Y8 i" c% N7 a9 H) ~5 ]% EMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*, k' K1 u  S+ h9 v
** Set the serializers, Currently only one serializer is set as# e$ L3 g, ^# N6 y. W2 x$ n! L
** transmitter and one serializer as receiver.
3 y$ L( g9 x) Y, K# l*/: Y$ C# F; i" A/ V, m9 {
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);, @' P! [* x" o" B, \! C) A8 y
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
& }) w0 Q" H" z' i, _** Configure the McASP pins # D" R$ A9 C# ]( T
** Input - Frame Sync, Clock and Serializer Rx
) A6 Z- C: t% T5 d) i, U** Output - Serializer Tx is connected to the input of the codec
' {7 b' k1 ?+ T9 X  W*/! k9 r9 o. G0 P. d1 u: l0 P
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);0 J! k; Q+ d. e6 m; U7 x. A
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));( k' ^% J, |5 A& K$ I( ~+ I) g
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
( p* k8 r# H% s+ G| MCASP_PIN_ACLKX
& g* S& ]# O9 ?7 \4 z5 ^| MCASP_PIN_AHCLKX* G, D$ h( O5 \
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */2 O3 n, b, H& t  a  ^3 c! [
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ; Q4 f! S9 P; V( a" `% m7 h
| MCASP_TX_CLKFAIL ' y3 @2 l$ f% k, V. s
| MCASP_TX_SYNCERROR
, `9 ?# C4 A  o| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
0 N2 E) @0 |, e/ n, j| MCASP_RX_CLKFAIL! A; [) o/ }1 m  {% I+ X
| MCASP_RX_SYNCERROR
8 N  u5 h3 }, S# i  V| MCASP_RX_OVERRUN);4 ]: X; `8 x" ~8 c/ J
}
static void I2SDataTxRxActivate(void), P, K; r1 L$ F
{
" |' h2 g" A% }/ t: S4 S/* Start the clocks */
8 o9 ?( |' y% }0 h- QMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);& g5 {8 e4 }# e# S0 M- ^
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
2 g+ O$ w, R) X  }. I2 JEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  j8 [, r& J9 S$ q; ?: }9 @EDMA3_TRIG_MODE_EVENT);7 `' X$ y3 g3 k+ \/ i- \: ^
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, % D! `/ o* k& r7 N
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */. S3 c' @! i! C5 ]1 j: y% O
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);% i4 O' K: n: k% R
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */3 F; y! S. v! K1 b, E6 ~! K
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */2 C% s' C) R* u% A# g
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);5 r/ B  z! o1 N6 b, G, T8 t
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
9 B$ s6 i/ p+ X: d}

9 c0 k9 p: i- {  h) Z5 ?8 {
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
+ A# }" {; W0 g/ P9 p$ Q4 X
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-10 12:59 , Processed in 0.040085 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表