MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10268|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
" g7 u2 J7 Q4 B8 xinput mcasp_ahclkx,5 d6 K; u8 ]9 R3 g& B& f6 Z% E
input mcasp_aclkx,
6 l/ }( l$ W7 l3 s6 {+ v2 Cinput axr0,
* A! g% L/ F" q8 Y7 |4 @2 n; u
+ p" [2 q# r8 U4 P) }2 P8 woutput mcasp_afsr,# G5 y5 q* Q. s' C0 u- R
output mcasp_ahclkr,/ _3 ~$ U$ ~% i0 t: {4 u% [
output mcasp_aclkr,3 d  A* ^$ X3 ?7 c/ q! J5 I
output axr1,
5 t/ X( k# S: |  b
assign mcasp_afsr = mcasp_afsx;
0 Y7 k' X& c8 W$ y5 q9 P) L3 F, jassign mcasp_aclkr = mcasp_aclkx;' U/ [0 J% @$ N! f) Q2 S
assign mcasp_ahclkr = mcasp_ahclkx;
" s- P& t1 w5 b* k: s+ f5 V3 aassign axr1 = axr0;

2 Y- w7 r' H9 S1 w' `) P' J
1 }0 o  x  u* c" S
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

4 c. N, I* R7 ]" R" ^2 _
static void McASPI2SConfigure(void)) [" H$ w5 S4 K2 D& C9 i9 K( t
{
( Y0 H) \2 m( F6 S# X; w" o+ {McASPRxReset(SOC_MCASP_0_CTRL_REGS);6 z! ^% s2 M' m2 e
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
2 r- ~1 {0 ~$ D5 J# Y1 ^. A/ ?McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);# U7 C' e: o  t' o8 O- L+ T
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
5 K, ]7 x) x& U# @* ^2 EMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 D. j/ }+ D- R5 \MCASP_RX_MODE_DMA);. x7 }' h$ ]/ n* h3 x8 M# W2 `' P, s
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,9 i3 B% w- g) c2 C
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
0 B  ^! S& w0 z! l3 B/ V' AMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
0 k# J, X+ |" B' W/ ]: S8 y9 OMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
, f. M" V5 j: aMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
) K7 C4 C# D; g# _7 T4 PMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
/ w# u% ^3 |" ?" w+ P; M. x! |McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
, q! h# r! K7 H! A. h6 NMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); , u) ?3 m$ b, G+ f* O: e
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,5 p) d; W2 r6 y/ d5 X; @$ j$ K+ c" d
0x00, 0xFF);
/* configure the clock for transmitter */% g5 n$ J6 v4 V" `- c0 s2 J- a
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);# ^; {% f- W( n2 K; F- m
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
+ r7 l, D( z# Q3 h: F3 ~McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
- x" [/ g: B3 [; @0x00, 0xFF);
7 q$ ]7 w+ w4 ~2 v: x2 s$ Q; S2 t- _. s4 e: D) \
/* Enable synchronization of RX and TX sections */
8 d! G8 Q" }4 Y, WMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
7 s! X- M" B+ C- U. k/ k' F5 m$ uMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);$ x3 N/ X, Z0 n, j" Z
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
! Q  L: Y0 c" A/ |+ G** Set the serializers, Currently only one serializer is set as
- f2 z" g% O* T/ @$ C0 O** transmitter and one serializer as receiver.2 T  q1 s/ d* I+ e1 X
*/: n6 l3 O- N0 ~9 n" s' S
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
) V* B) K! G9 G0 s2 s9 E% [8 wMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
, l! z* r* I1 t$ I8 _% V6 ~2 `2 [** Configure the McASP pins
7 j9 N! C7 W3 |% m/ S+ j** Input - Frame Sync, Clock and Serializer Rx+ E3 [, m; w+ g" g* V6 a" \& K
** Output - Serializer Tx is connected to the input of the codec # g, @+ i) R% a' `' ~, I
*/0 O3 B( S1 q, D- W0 z
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);+ c9 u- S* C0 w: d' B, [* T* q) k* y
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
$ K! M1 T4 z/ r+ UMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX$ Z9 C1 c$ K8 N% `* Z* o
| MCASP_PIN_ACLKX
/ k& G) T* _7 T7 {| MCASP_PIN_AHCLKX4 H" B4 q& f" K
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */0 s2 ?5 H, n( N0 _6 n
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR " d0 ^, B6 W: h
| MCASP_TX_CLKFAIL 0 B, L5 M) {  C' A  ?
| MCASP_TX_SYNCERROR2 v; A- c5 Z3 v
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 `( y) n9 [3 j+ H) |7 {! K| MCASP_RX_CLKFAIL
* ~7 U5 ?9 @+ b# ^! p" b; L* S| MCASP_RX_SYNCERROR
3 Y; O* `+ g7 l3 ?; j! E/ F- t| MCASP_RX_OVERRUN);9 }- O7 Z8 J% f& a5 s
}
static void I2SDataTxRxActivate(void)
- }$ W1 p/ B/ b, l( ~! I{
1 \' x: u) Q! B1 D/* Start the clocks */. X; _- ?: x) c& K
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
4 Q& ~4 @, \! G% h9 x, J8 Q, {McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
: G3 K: Y& D. tEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,* n) S! ~2 k5 N, U/ {
EDMA3_TRIG_MODE_EVENT);' R/ V+ ?: n- j! o
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
9 A; S. F) s8 TEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */7 t6 L' ~" O  @, K3 g8 v, c7 v' e
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);) H8 P/ V4 [4 T+ F0 _
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
& J. {3 h0 A1 I0 ywhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
% O8 v5 h1 a7 c6 TMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
9 R" B5 g+ b/ ~% nMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 R+ o/ y5 N6 `! k$ a; y$ S}

  m6 D4 \& L( N- p! Z
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
  w* o9 w6 }6 F3 s8 a4 `; z
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-2 09:03 , Processed in 0.042765 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表