MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
4 d; J5 ^. y; b# s& s' Jinput mcasp_ahclkx,
input mcasp_aclkx,
# h/ B) v, \- H7 ?( p% Xinput axr0,

output mcasp_afsr,
output mcasp_ahclkr,
$ I) [% Y& T' G0 |/ `7 @$ ^7 C) ~output mcasp_aclkr,
' K. Q& ^8 y7 D0 B% O- Toutput axr1,
/ n! |1 D8 e. Z, M  k% X- Q! D

assign mcasp_afsr = mcasp_afsx;
0 v/ l# j4 |8 Eassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

. W5 \/ e8 v2 o9 T! _+ {
! s% ~7 v, Z( t0 x6 G6 F  [# p

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

/ H" f, c+ O2 M/ k+ L* n

static void McASPI2SConfigure(void)
( W+ @+ T# F  `* _4 W" J' S6 X% z9 L{
' ?7 ?" E3 b. h( kMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
( Z  m2 `* r1 o9 l2 f0 _( D2 rMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
+ H. D* ?2 }, _; h3 n& ^McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
0 x# {' n) t. s; KMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
7 B: R2 c/ u' l! C0 x1 X. I. {$ lMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
$ m3 S5 B. _+ Z2 L- i$ Y& B$ ZMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
  B4 s3 g% s8 N) p, B: C$ YMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
1 K" h$ s' ]* ]McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
1 s! e3 p3 a& N  N+ }2 oMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 J- V, B! @: L+ k; G% ZMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
; i; U3 V& F  G1 _. D0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
8 u0 L- y) `$ f+ ~4 M** transmitter and one serializer as receiver.
*/
' U3 t2 X1 L, _8 FMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
7 z( q- R+ ?$ S** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
6 W& L% C8 K+ t# ]! F& Y** Output - Serializer Tx is connected to the input of the codec
*/
( @" i- W6 r( }% v8 vMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
4 p3 k7 [! f2 i- Y. g1 iMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
- X; T4 z* `4 m| MCASP_PIN_ACLKX
- `* |& I) u' Z0 V9 Q| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
. I4 V! F" ?2 n0 d$ \- u| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
3 z3 t+ P1 G: j4 H) Y4 U| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
1 d& b9 J! K0 {5 S$ [1 u6 ?' n7 S| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
6 |5 ^" F; Z) T: ?! b9 \; q0 C{
$ I$ c3 }$ u, R8 w/ R/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
0 `. S" T' P8 dEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
+ e/ z6 k: o7 k! O: |2 `6 C$ z4 WEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
9 a! }# {  q* B$ G2 mwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

2 `; y5 M+ I& p0 s

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.