MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11007|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,5 {/ v- D  B0 L1 K
input mcasp_ahclkx," B" E, {0 e8 Q  {
input mcasp_aclkx,1 V. d! r6 {9 D' d" l
input axr0,/ J7 i2 A# _6 M8 o+ A, J
; v0 ^( O3 f7 \
output mcasp_afsr,  C0 C2 T4 o3 b, H
output mcasp_ahclkr,
8 p) ]* a4 o; `2 ~* w1 U# _+ M( Soutput mcasp_aclkr," X( @- @2 K2 ~7 i
output axr1,; V! y, y: f# U9 O6 E& C4 t
assign mcasp_afsr = mcasp_afsx;3 E/ `  u" D, q% ?2 ~
assign mcasp_aclkr = mcasp_aclkx;
3 s0 r! k$ N% t2 s, @assign mcasp_ahclkr = mcasp_ahclkx;: A2 D' U( K" n# O3 U7 D: T! f
assign axr1 = axr0;

+ `; B* W: Q( ]) T6 _* Z  q8 v4 w. `! d, h2 x
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

; a1 L, @( Q$ k  R  N6 U0 R
static void McASPI2SConfigure(void)' r, p; J4 b& N1 r
{- @3 v4 o8 U" D, }6 T2 ?% m$ u
McASPRxReset(SOC_MCASP_0_CTRL_REGS);$ Q6 a3 w" S" @+ L2 i4 ~. |
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
: F; l& ^; t; I, w; G. VMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);  `0 H) C, N6 X
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
$ o8 k3 t3 e" w6 ~McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
& B2 B" M: \2 N1 S' vMCASP_RX_MODE_DMA);' S) W; _4 `% ~# z% I$ O! i8 i
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,0 ?; A3 p; j% m  z' J# n0 m3 o
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */- y' K0 f& y/ v4 Q' s
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
3 X0 t3 |5 @6 \' h1 S; c+ \  tMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
! Z& l! y* P* J" n6 ]. r, XMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
) b6 ?4 G, Z: b' n8 O  {MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
/ `0 e% y/ X4 V& O% XMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);/ q2 S+ f% U4 a7 B
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); + }( I. Q0 V% f6 }9 W/ g! O
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,3 }2 `. u. A# r9 G) I
0x00, 0xFF);
/* configure the clock for transmitter */( D" }# V( D- H9 b- F" b
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
* |! N4 {) K$ ?% Q- `McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); % z& Z8 F( |- p/ Y8 C: ~: T7 S
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
, E; l) I  W+ v7 g0x00, 0xFF);* m; u( E& A! l8 c  [* \

7 E) S: [+ E0 `$ F# T/* Enable synchronization of RX and TX sections */
2 u' q, Q8 \' VMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */9 \& t( o7 Y& s. q, ?8 x6 Q
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
" v3 [. R) o; ~. Q6 I3 lMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
8 ~$ w2 A7 z& h" h: @** Set the serializers, Currently only one serializer is set as: H$ N5 K' A/ O" @
** transmitter and one serializer as receiver.- W! w. E3 B  t/ @
*/& J8 O1 t* G) @8 Y
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);  i4 s! u" y$ Z0 q  [; Q
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*# M* k$ j- Q5 s8 w
** Configure the McASP pins
, t& y- r+ h' J** Input - Frame Sync, Clock and Serializer Rx' C4 Z- x$ r! W+ d
** Output - Serializer Tx is connected to the input of the codec * W" z1 {) ^" Y8 v; j0 G8 x
*/
" Q8 [1 V# `8 M0 jMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);3 A1 m% @! o* v2 ?/ O
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));- X" l$ E( |* k$ M6 i
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# ~- ^0 _% ^# }6 K0 I! `! J| MCASP_PIN_ACLKX
* T5 q' f% R0 `/ |9 }$ A! y| MCASP_PIN_AHCLKX
4 x( R' b" b% _| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */8 |2 \2 k( W2 ^3 Q
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
* a; f0 M: l4 n6 E3 r) b| MCASP_TX_CLKFAIL 2 f) g( h: @* Z
| MCASP_TX_SYNCERROR$ H. D2 t3 C. H4 e7 F8 N7 D
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
( M) h& U# ~' r) W* S| MCASP_RX_CLKFAIL- x7 e, m' \" j* S2 i. l/ }, {. t; Q8 D
| MCASP_RX_SYNCERROR
9 u$ ^" A/ W- m0 W. a  b" g6 r| MCASP_RX_OVERRUN);
3 }5 H% x1 Q5 l; {$ @}
static void I2SDataTxRxActivate(void)8 L" G* D: }- t- N1 b2 C/ y
{5 p- _) ~& t/ b$ \' L/ `
/* Start the clocks */
$ o$ t0 o6 T7 o6 sMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);7 F; N5 l8 P% Y# L
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */; O. V$ O4 P" j" ?9 J. a
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
3 h1 I8 `4 b0 x& y- zEDMA3_TRIG_MODE_EVENT);% l& A7 s; [% }  B: i0 I0 _) K
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
# q% z. E5 G1 W- E$ b, G2 WEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
  P( V8 o6 v/ r" Z  V0 nMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
! s3 A# ?  t- N; X6 qMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
6 N6 _1 n8 v0 F3 k% uwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */# L' j# {& N# d1 x
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
7 `4 g, ~) j, j- {  tMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);- [. K# s% ^/ q: C8 G: O
}
1 W2 p9 Z  Z1 f) l1 L! D9 [$ b
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

4 R  {) H. }. x( E2 V
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-21 22:38 , Processed in 0.040173 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表