MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
2 m- K0 U, p% w4 |, \input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
' y7 g- m. K+ q
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
( v) Q: S/ q; p4 h- k

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
' q$ D1 e& q) ]3 U& Hassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

1 K; W: G( M4 L- |% K7 A
, ]8 D5 M8 E% s3 Y* {

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

1 ?  C7 b" T3 N' F& ^- C8 W

static void McASPI2SConfigure(void)
* s+ G. I/ e  W( w0 }" E{
4 R: D0 {! S- t% ^& e, F4 S( V! DMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
8 n" T3 G* }4 \. J7 FMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' p& C9 s" N+ aMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
) E. F" i( J( N3 r' EMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
. [- H; i) k1 R' p# V6 WMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
" K& \- Q0 L$ M% J4 u% eMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
* n  z) A6 m. I# aMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
& M7 [) l* _% k8 A( h0 o" Q# LMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
& ]0 Y: V$ u( j: RMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
! i2 j& [: r2 B9 n, I& p3 ?0x00, 0xFF);

/* configure the clock for transmitter */
/ {: ?7 ]- p& L5 p* WMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

6 A& x  ?" ]6 x2 {/* Enable synchronization of RX and TX sections */
" a1 t6 T( v1 {3 {( w% R3 oMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
* [" ^1 i' c: J) ZMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
" [8 c0 g) n/ m$ E8 [& }1 IMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
0 l% S/ w) f( j( n$ ^# d5 m2 h1 ]** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
, u& ^6 n' W3 U" b** Output - Serializer Tx is connected to the input of the codec
, x  a. K! M9 e2 Q: g: q*/
* l/ V* M3 y0 X4 QMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
3 H6 d$ W" \) n& K6 h1 z| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
% ~* K9 P; b8 \* DMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
: K  `# q: X% D| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
) I: [4 A# ?) W( D' [; ~7 \| MCASP_RX_CLKFAIL
0 q& J+ P5 U5 O$ W( d( }# X' K| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
" t8 p# J+ v/ M4 b' ~9 t. |, G{
/* Start the clocks */
$ Q$ h1 y/ x* @& B# XMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
* s) o  }# o5 `! vMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
1 W3 k2 `& M5 i- n, U" R0 x; ]EDMA3_TRIG_MODE_EVENT);
; ]; }* w2 i' @5 j7 @5 `, J7 mEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
7 w+ X1 s% j6 w4 e' Nwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
- r/ R5 ^' \  q: d6 \4 O+ QMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

4 w! {" n0 q" x& I

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

$ m( z5 {5 @; z