【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.


查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

" N* U. y* d+ J) o3 a8 B
  M; B/ a6 X! p  P5 w

1. OnTargetConnect( )
   + m0 ^+ _) k* g
2. {
   . J' K: s: u9 q
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   ( ?- ^8 ^+ Q" k
5.     DEVICE_kickUnlock();
   ! |, K* b7 n# G/ a( K3 ?
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
/ Q7 s4 }2 n& V& p* u3 i5 l

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
7 U% `- y3 i6 G5 Y平台选的不对吧

# X' p5 m/ C+ y+ g& i3 J- U+ b另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
  O- H9 D- Q5 V1 _7 d9 L  B; Q1 Q6 d
但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
9 d6 V! e+ B; t- T5 E9 I
很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
0 Q) |5 c$ b+ ?, _- K/ |2 C; J

希望缄默

wshtyr 发表于 2015-6-4 20:11
; Q5 e$ M% B! R( h$ j: u5 J7 |另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

' q2 |8 m8 J1 C但 ...

你理解错误
+ o0 i2 j. o+ F% e1 K/ [/ d# b& w
, B0 c8 B2 Y8 p9 k9 u" V8 v) aC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

8 b6 P! \$ E) O这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
8 e1 d) k! n9 E, f5 B这个平台是指 Platform 组件而不是 CCS 版本