【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.


' x- W" |$ S7 n7 u% J6 E" n; t查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

. {& i% X# L: K4 Z" Z8 \

1. OnTargetConnect( )
   ( K( h' J- c5 l- a; K6 e8 @- v
2. {
   0 O$ Q7 B1 H5 {* ]5 }
3.     Clear_Memory_Map();
   2 q. t% e* Q2 g6 b7 w/ O; d) z. v
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   0 ~: e2 e  e$ M
6.     PSC_All_On_Full_EVM();
   ( W5 d% ~$ O( g( z
7.     Set_Core_300MHz();
   $ s# J0 E# B! P. U! ~" c3 Z6 _# m
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   : R2 m0 Z& @* b# |$ A! x0 \8 V
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

" D/ |# C+ W, n  J& m但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
* @( O2 j. H& `; v

希望缄默

wshtyr 发表于 2015-6-4 20:11
' D+ n5 y. u. f: n4 M; c另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
7 I- R4 ~% B  o' \% I
) I1 |+ V1 P: ?1 O但 ...

你理解错误
7 X; p$ }6 i# c' Z8 ^% n
C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
3 q- y) v3 k  S6 z4 ]. X% l
% C0 j$ p  p+ X这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
2 ~; E- i' S1 `1 U这个平台是指 Platform 组件而不是 CCS 版本