【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.

: k! f, b. C) n8 `
. B/ W# L# x, O2 _: O/ e查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
5 w9 f. v0 d# A# b7 Z

! B" [+ g' E0 X) d) q

1. OnTargetConnect( )
   & s. k7 y2 N" r2 k/ _2 l
2. {
   
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   ! }2 t7 J) n( T" l9 O- N1 f8 A
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   + |% ^7 M9 H) n7 N
7.     Set_Core_300MHz();
   2 \8 [3 H' }# E) q) R0 h$ ?8 c2 R
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   " a& [; z- q5 N/ O1 w0 |$ E, k
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
# V; p6 s  I* E8 ~' w" H平台选的不对吧

0 m# I# D$ O8 w1 Z问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
; Y6 I2 v$ f- }& M* ~* V
# j" \( a4 x" Z3 d/ I但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
5 t1 }! I* |: |* O. m3 p/ f
9 z) ~; i; ?$ e% Z( M3 d很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但 ...

$ j2 ~3 w: L2 O4 U2 ^. _# r你理解错误
3 @) Z* g3 H- @% B, n
C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
4 U# C6 J3 Q( S; r
. V* T) c  x4 V( P; K6 k3 w这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
9 N* e: C3 v: P4 x8 Y这个平台是指 Platform 组件而不是 CCS 版本