【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.


. ~! i8 r& q: i/ }% a! x. w查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

) B6 G/ Q5 }# V* Q% Y: j

1. OnTargetConnect( )
   , d+ X. b: g6 O8 {
2. {
   
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   * S2 D0 I5 ]! W( s+ X( t, t
5.     DEVICE_kickUnlock();
   2 q3 h) K( }4 s" B  b
6.     PSC_All_On_Full_EVM();
   7 ?6 G* L) G+ \. K  X" c- H
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   5 s5 d! p2 z: s1 d
9.     DEVICE_mDDRConfig(150);
   $ q* R- H! O6 t& m3 D
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
6 h" {; i0 }4 U0 I0 U0 z

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
& m9 W; W+ J6 z" W平台选的不对吧

1 Y* ?) l; J: N5 k) P) [0 Y问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
7 ?- L2 D; N( F; M; k6 N
很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
+ {9 g3 o; G  H8 u* {' `2 e

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

$ _' j" @# L; V, ]/ P+ h但 ...

你理解错误
  d& @% B2 c2 J( ]
& X9 A" T7 R8 ]3 Z1 o# ZC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

. e# Y* D" ^' I1 R# X* @, q这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本