【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
- n) a- T6 A4 L  n. m& |: f

8 R# I, U7 k9 ]4 _) g$ x; L查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：


$ H6 [: w% e9 Z' T/ t% K0 ]5 g

1. OnTargetConnect( )
   % ]+ o' l; x" p  Z$ C
2. {
   # l' R2 T: q7 ^7 u) d
3.     Clear_Memory_Map();
   ( |2 d$ Q8 c8 S  n; k( s7 ^
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   $ _% J! k( |$ l% y. r: l7 D
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
     J$ V- _1 H( X7 w! Y! w
9.     DEVICE_mDDRConfig(150);
   2 |1 a" m  D; t: i4 k2 A3 T
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

: I+ t% E% y/ j2 D+ ]) e& S/ J另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
/ v$ q7 G; v2 \! O' D
" i5 h/ O& i, q! O很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
: V9 \7 ?& L  `' u+ A+ D

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
" j( ]0 a; S: F! s- h
但 ...

你理解错误
% l8 ]5 q1 o1 X+ ^6 u9 @0 O
C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
4 O# A* \7 d# \; b# E这个平台是指 Platform 组件而不是 CCS 版本