【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
( }' Z0 k# O( @# _" h5 Z
% e% K1 j  U7 x- b+ _
+ T! ^- W& \" Q+ }$ I5 ?2 v查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

1. OnTargetConnect( )
   
2. {
   
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   - U" j: w4 ]  P/ y5 _
5.     DEVICE_kickUnlock();
   ' u: G$ y7 {& L% [: v
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   # J- I) q' v' _  V+ s
8.     Set_DDRPLL_150MHz();
   5 `0 ?1 M6 Q1 _0 K( ?1 d1 |
9.     DEVICE_mDDRConfig(150);
   ( L  n0 o* {0 K8 j, S2 q4 C3 c
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
; Y0 m2 Y3 f$ b/ L9 Z4 m0 z8 h

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

- f) S& R: {, T% U问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
9 O) }, Y! k1 z4 t平台选的不对吧

9 S2 ]1 I2 @. U5 V# A) Q! [9 M: @( T另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
; b+ O1 f7 g) p: k7 e; ^另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

* j5 r6 T/ d* P但 ...

( O) u$ @: I! N4 q- x, \" B1 g+ J你理解错误

C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
9 |- Z8 T0 u- ~: O- R# C- f; ~5 J这个平台是指 Platform 组件而不是 CCS 版本