MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
& U) z& L  I( W: q2 A2 s' s% Ginput axr0,
% b% g: y  p! A/ x' d; Y1 E+ v
# G  @% p3 _* Routput mcasp_afsr,
# q' z; t: c8 P  toutput mcasp_ahclkr,
output mcasp_aclkr,
( b# F/ q. r( H/ \, U9 k+ youtput axr1,
5 e- N& d* O: Y

assign mcasp_afsr = mcasp_afsx;
3 s! J# i! i& j3 K* }5 massign mcasp_aclkr = mcasp_aclkx;
  @5 Q- o" N% X9 ^, j0 passign mcasp_ahclkr = mcasp_ahclkx;
  N, w' M4 J$ j! O2 E! Vassign axr1 = axr0;

' t( b! h& ]: _& r

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
$ N1 s2 a3 E# H' ^2 |, p* M{
. g& z) |7 x% A* }2 A. F+ MMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
% [  K& H, o9 O4 f* ]McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
8 }  l( v" g$ e% FMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
4 @0 ^% V& I, _$ oMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' P6 d2 s$ d1 V  o( Y) Y3 ?( `% z3 KMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
7 `" c" w) L2 o, I* t- V* E/ x. R% E1 zMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
% N7 m6 a% M9 t+ SMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
, n+ _1 R% ^# }3 c) F& P; `" BMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
' v6 G3 X8 N! x: m% U7 v  EMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

: Q2 S. X  l: S5 s( s" _  r- m/* Enable synchronization of RX and TX sections */
- n# y" ]) M% }1 z  F/ TMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
7 @; ~- G. Y/ I8 F' O- G5 U4 [" IMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
" d( [, }, f4 L6 A1 u** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
$ J+ t; c# i& f** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
5 I! V, ~- T; F! p, k0 o** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
% q& S) U& w# v6 A: xMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
0 I/ g% `- ^0 r/ S' t- B| MCASP_PIN_AHCLKX
6 s3 V$ S1 C/ Y# G7 k| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
7 k3 K& }# [1 p1 }3 v- [5 n| MCASP_TX_CLKFAIL
+ l+ c# t5 p: q$ }& Z| MCASP_TX_SYNCERROR
. T7 b; d# E9 U6 j8 e- l| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
. K3 l" g5 U, t; L  @; b}

static void I2SDataTxRxActivate(void)
{
; X9 @. i9 @) M' U. y/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
, p: v# F# F# j% y) C* \0 @McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
! p0 F% V# x. Q( KEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
' C0 j& v8 Y7 d0 Q% sEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
- L. m+ k( S: o1 G* G5 N' B$ y8 TMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
3 q2 L' b# M4 X0 Q5 @while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
) @$ r* B$ J( E5 j/ s2 ?6 xMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
2 ?: Z$ U% Z1 K, U4 tMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
; n  t% b/ G0 J2 L3 F: T}

0 L* l; S6 C. _% h$ H

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.