MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
4 t' [7 R8 }+ t  Jinput mcasp_aclkx,
input axr0,
9 F+ F# {& K& s- o; W( C( G& \
output mcasp_afsr,
  o# C. |0 m/ U& voutput mcasp_ahclkr,
output mcasp_aclkr,
/ k1 C% V5 x  r1 J- s! A' d7 joutput axr1,

assign mcasp_afsr = mcasp_afsx;
" S% o+ L) V% K! ]6 ~3 O: o; C- H; bassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
) s/ r- U% e# R' _7 v4 y8 [assign axr1 = axr0;

3 q3 d) X4 m% S7 o

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
' E9 N: k) H3 A/ g5 S8 J{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
) g- q3 T: o( U% o! v$ ]6 H( bMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
9 W" s0 H. r! E  n" T' R. mMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
! [5 B# E3 q2 V) n6 D- V9 LMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 b3 K2 K5 P3 @8 kMCASP_RX_MODE_DMA);
% q* `* f* L1 LMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
6 b9 P) z0 S# ]( e2 UMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
  y4 d4 s- g; U  y. \6 A: ^MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
+ q. X$ `* f) O/ N- K" C2 B' {McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
. v0 ]0 x0 C2 s: H- Y3 sMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
# |0 K1 @! n7 k) G4 C, \McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
' e# \8 T9 ]; T$ C) M5 {McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
2 j' n! K# f) u3 v8 l( t0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
$ X. E/ i- h" K2 _( HMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
; V- h" J- L3 d0 e0x00, 0xFF);
* S" z8 D( @/ z$ ~# a6 Z
) U5 ?9 s1 ^9 l/ J, ?/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
! @3 R" l0 @2 m* ^: }" RMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
9 t$ b4 }& J3 w- u0 _) H! h** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
! K8 c7 z' |4 }7 @McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
" L6 L  k( b& i! D1 w** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
" H5 O' c6 n0 B3 r** Output - Serializer Tx is connected to the input of the codec
. d, K8 P2 V: u6 {, D' @*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
+ M& E; v: B/ P9 p$ T3 y4 e! m$ yMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
1 `% G; N* K0 k) m| MCASP_PIN_ACLKX
4 g8 M, z+ o7 W" C8 r8 E| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
6 \* }; Y8 c! j; ~6 q3 G7 x2 u| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 H# A' I+ G4 R4 L| MCASP_RX_CLKFAIL
0 E4 b2 q3 D3 p4 S  S( y, z$ x- F| MCASP_RX_SYNCERROR
4 [4 q& L* _% r4 p  r| MCASP_RX_OVERRUN);
$ k& n" s" u9 `7 Q0 m}

static void I2SDataTxRxActivate(void)
, {0 N! t8 W: W3 ^8 I{
; A6 x: t7 K. y+ \/* Start the clocks */
% _+ D, T$ \+ @1 \# m! ?: ?McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
, R( q  K4 r. P% x0 ^: YEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
8 D1 h. s* K3 A7 o! a- U; X3 dMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
; ~5 c! r4 b  ]; x5 v) U/ K  ]McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
; y6 R+ N5 |3 Wwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
1 k0 C" h5 q3 l( |3 ]! Z& cMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
: L& ], K/ ?) v/ j" s0 b  r+ V% jMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
, e9 H: F; s# g+ @" B) f}

! ?5 m$ k' G! ~! A* W1 O: K0 m  f

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.