MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
; E; K; F4 v' y  ainput mcasp_aclkx,
input axr0,

output mcasp_afsr,
4 B  r5 t6 ?7 n4 y2 U( l& Aoutput mcasp_ahclkr,
/ L3 v9 S0 N& |* g9 coutput mcasp_aclkr,
output axr1,
3 n' p- q; i1 r8 d6 u

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
# L1 T8 x. k4 M8 \. W4 a' l! O8 Wassign mcasp_ahclkr = mcasp_ahclkx;
9 Q5 A; Z! ?' _9 L+ R' _; bassign axr1 = axr0;

0 g8 G% ~/ t6 l% R, M9 {% D. v, z

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
  S- Y1 Q2 W( x. c0 e* S5 aMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
0 y. C* K$ B: q* D& T# E1 jMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
$ c. i: R& R: m! h2 YMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ t: @8 o4 y% m6 L4 pMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
) @/ y( J- B0 R, @  L% y8 z6 o( u9 \McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
  z+ a. G+ j( S$ `: K0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
& b. O0 c0 M' XMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
3 h' V; ^5 k0 l: x4 B: _! b
/* Enable synchronization of RX and TX sections */
# C; ]- d! q- HMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
. I4 b& \& g  N$ O3 RMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
6 E) G& T, {' D; J- S** Set the serializers, Currently only one serializer is set as
, H% x9 w3 D  y, ~0 A** transmitter and one serializer as receiver.
) Y( ~2 C1 n0 x. x$ r*/
9 K* P, p+ Y7 J5 F& ZMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
" n$ T9 z7 ]9 H1 u** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
# g  ]% R; S6 Y7 C** Output - Serializer Tx is connected to the input of the codec
9 }  a5 P5 k# j0 f* D3 h+ ?8 |*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
  G6 a6 V; i% B, A- \% ^4 z( o| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
, B2 Z4 w' _) _! E7 P| MCASP_TX_CLKFAIL
/ |9 m& W' v$ e2 v- E. y| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 V. U+ H& X& Z5 H, n# @" G  d| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
, H- x2 n, L7 a% ], H/ @. i& b| MCASP_RX_OVERRUN);
6 V  l# ~" q+ r9 h  f}

static void I2SDataTxRxActivate(void)
{
5 t* `& b% [  T: h; Y; b6 ^- n& a/* Start the clocks */
" \3 w  G/ u/ WMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
- n' B# W  t! V" h4 X9 T- SEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
9 Q6 W* \2 ^9 e, ?  g$ J4 LEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
( o) t+ _1 }4 {McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
; A6 j/ G0 N0 s$ {McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

, o+ N& M0 D. N. r# f

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

2 \# i! I3 R0 P* o. c- R