|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
6 P. l! b' N; H* S) {8 Y0 \input mcasp_ahclkx,( n3 }. V q8 d& v6 b1 Q3 f0 i1 k
input mcasp_aclkx,
" e7 J: m3 V p& j) ~+ tinput axr0,
4 V4 t4 d/ r# p; m
% o& F! y) l5 ?7 U# ]output mcasp_afsr,
* x4 t% J! x8 ?output mcasp_ahclkr,
/ C3 T/ I/ b+ h7 E8 ]- D; e+ xoutput mcasp_aclkr,5 g" w; Z3 F$ {8 T: U
output axr1,
! c7 o9 t; j- f) L; V! c# w3 _; H assign mcasp_afsr = mcasp_afsx;9 y5 F; E1 L6 ?$ P
assign mcasp_aclkr = mcasp_aclkx;
8 c9 t0 H& V9 p1 g, ]assign mcasp_ahclkr = mcasp_ahclkx;
& q1 E4 }3 c# C# |* p B# D0 H' Dassign axr1 = axr0;
# |: h) N1 Q I8 ]& @+ L$ P% ^- q! C# L) @9 M) P8 A+ }! b
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
7 D5 V7 U9 P1 Istatic void McASPI2SConfigure(void). M$ z4 J" ?/ N' d3 d$ X: U
{5 X$ a5 n* l9 o# y& Y/ n4 P
McASPRxReset(SOC_MCASP_0_CTRL_REGS);3 n7 V9 }& k: R
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
6 _. h( E- m6 yMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 f3 \( V- [3 `5 A) k6 W, FMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
# h; o# u B' B6 @& mMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* {( P7 `3 f8 X
MCASP_RX_MODE_DMA);6 O5 D' M% p) d& R; o
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: c9 s1 D L9 w# nMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
3 P) b# D' V$ Y3 N, o' l8 N* ~5 CMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
9 U6 R$ d; \+ T6 P; q$ YMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
3 v' \) E. r. j4 f* Y, tMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
( i3 d1 i, n5 e% B) k) g+ cMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
9 F* S( i1 b ]0 K; K/ s! }: FMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);1 z9 p- E" L" A; S# t/ ~
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
" ^- t/ c" L$ {8 dMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,& ~6 P# K7 Y/ T4 {. n4 G3 y
0x00, 0xFF); /* configure the clock for transmitter */4 L/ S A2 C1 k$ C* b5 f! C3 W
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
/ ]# p# W* U4 x, w9 EMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); * g) U5 T3 u6 o2 M, A0 `
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,& s( w- B# X5 I# e7 D2 a V' o
0x00, 0xFF);- l {8 o. p' ~0 {7 f) |8 |- }9 a% g! Z
% E2 v! }9 d* h& Z4 J D1 u
/* Enable synchronization of RX and TX sections */
1 d5 V- d) m1 r) M+ Y* {* YMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots *// Y, n5 Y1 ^% S' d/ t/ s
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
( u& s7 f( a& w+ I- O/ FMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
' h$ W k* f1 m2 i' D0 v3 g** Set the serializers, Currently only one serializer is set as
. W4 j5 j! l: n: Q# {( i* f# d** transmitter and one serializer as receiver.: a% [( H! D! t: n- |& e
*/
6 C! A" p$ w+ M; e3 FMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);5 G/ K3 t7 ]# z6 W" h& B
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*/ A$ r- }( H! b" L- `' ?/ Z
** Configure the McASP pins
; D- _: d4 Y; Z( M0 Y** Input - Frame Sync, Clock and Serializer Rx4 X/ m% K* G T/ g( X; W! b( J+ A
** Output - Serializer Tx is connected to the input of the codec ( p* T3 O- `+ r9 E6 p8 F9 C
*/
2 {! w3 n W+ }& N6 }$ f cMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
7 l) R0 c9 r! m, `. uMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));' g# q$ z0 m) ]0 g' D2 o5 k5 ]+ q- U/ A
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX7 e( ~: P! n& T E3 G4 Q
| MCASP_PIN_ACLKX. o) Z7 `" F$ x/ ^! l* e
| MCASP_PIN_AHCLKX, j, O3 t# |5 c# T- c( K+ o [+ z
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
7 s) ?6 S$ z5 J" VMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
5 B# V8 N, v* x/ L* Z# ?4 F) r y| MCASP_TX_CLKFAIL
. Y+ A- l' C. k% P| MCASP_TX_SYNCERROR
9 M( U! O$ `4 A$ H, o4 || MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
) R0 U3 U* K9 p: \| MCASP_RX_CLKFAIL
; |* A% E7 ^5 E3 G2 l9 ]| MCASP_RX_SYNCERROR 9 q7 M6 Y" d: W# e! D
| MCASP_RX_OVERRUN);
! w+ A9 L6 i @} static void I2SDataTxRxActivate(void)
$ l' a! s+ c, i4 H$ X I7 y{
2 G# v1 t* i$ q/* Start the clocks */! O* c- Y# w6 s1 _7 M5 t2 F
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);$ ^* U4 S H- p
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
; r% k4 w' J/ z8 @' vEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
; U. R) l# J# n7 A$ UEDMA3_TRIG_MODE_EVENT);: B. l. \# v3 j
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: Z2 c! [- ~1 B# H; r$ |EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */0 A: j6 J) h# k, }9 r8 n
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);. U& F# `- g& M. ^! T+ v
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
) }0 [# z( f* e- ]' F- vwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */5 K# w: i" n l: x* E
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
, S: J m/ i: O) PMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);. M ^: W0 _* K, @( d. z
}
) ~3 c6 R% h/ f' T请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. : i; L& C7 y* M( U
|