MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
( {1 H1 x' Q" @3 U0 O5 @' z# zinput mcasp_ahclkx,
' \& D8 ~$ P* U4 M2 V. Minput mcasp_aclkx,
) [) I6 {% b! b; s; Q) ^. D: oinput axr0,

" h& V) I' ?* F" d6 `- W# Coutput mcasp_afsr,
output mcasp_ahclkr,
, u) S/ b) ^6 t5 m6 J; v" koutput mcasp_aclkr,
9 _( S$ L3 d0 R9 houtput axr1,
( ]6 [+ [2 f$ X" D6 P

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
6 o! \3 ?) W" M8 l: |7 Massign mcasp_ahclkr = mcasp_ahclkx;
0 f* m1 ?3 _; l6 |: Gassign axr1 = axr0;

% G, d. U+ a  O  T8 }
8 z5 f3 u0 a0 c1 I9 \/ o

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

% N- l, m) r8 D

static void McASPI2SConfigure(void)
{
8 S% {: z# d! B) F7 Q0 fMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
. ^2 g5 v) d' r% {# t" N7 t% pMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
. \4 W1 g9 s. l; ^McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
+ D7 O+ f5 i3 p' `1 Q; wMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
  }' ~$ ^. U& |5 T5 a. z# jMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
# F. m8 v# ?; l9 k* TMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
" o! k6 i$ y5 F1 L# J: {( KMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
% P4 P* z$ P5 F; aMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
' o( v: r, q& g8 h) X" fMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
1 W. O% Y' b. ?0 H6 LMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
4 c* J1 D. p) {8 ^/ D** transmitter and one serializer as receiver.
. d/ s" q4 p2 ^6 t% Q- I*/
: p" P" e5 u+ l2 J: P" [McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
# I/ n2 W! F* ~* C% ]2 Q0 O** Configure the McASP pins
; W2 K& A2 q7 ^** Input - Frame Sync, Clock and Serializer Rx
. n  a0 Z0 L4 a+ {** Output - Serializer Tx is connected to the input of the codec
, @+ r7 m$ R4 A, v* o*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
6 m9 o& p0 ?8 E1 x0 B7 oMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
  \3 u7 P6 n, }| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
9 N  J) D& u, n9 |8 S| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
/ o9 q0 k3 q& a5 L1 f| MCASP_RX_CLKFAIL
- g7 p0 y1 l0 Z" |7 X9 w" b2 _| MCASP_RX_SYNCERROR
$ y: J0 w  E7 s0 W1 n1 M0 O| MCASP_RX_OVERRUN);
8 q/ `$ o& i7 ]- Q, P5 C1 P}

static void I2SDataTxRxActivate(void)
{
! t9 z9 Q5 `% A) L" |( ]* S/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
0 H% s$ t" l' C* M, X1 L: G7 I. dEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
) E5 l  k9 `% p1 R$ B; LEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
+ n8 p5 n' g0 |5 n, Y3 |# v! [McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
8 {$ j3 s+ ]0 D9 x% Rwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
; N8 r. w# Z9 e" b. ~! WMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

7 l) }2 g9 m8 V

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

8 w, ^( H. O5 ~8 l+ e) D