MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
8 i0 S; G7 Y$ j5 u" Zinput mcasp_ahclkx,
- x; F4 }" K- p8 L9 A. Hinput mcasp_aclkx,
input axr0,
7 E1 `) G6 ^! S9 ^9 l3 [
5 @! g; ]+ [5 a9 uoutput mcasp_afsr,
% Y7 g! ~$ F! p2 e2 \9 moutput mcasp_ahclkr,
# H) g, Q% T' ?3 [2 Y8 e9 h- N! D# Poutput mcasp_aclkr,
output axr1,
' `- U" `) v8 W( [* @$ }$ a

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

+ A6 f3 O7 r" Q- _* R! ^
8 Z: _3 d# @/ ?; D/ ?# @. O* d( H- W

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
6 Q# H, L$ B" `) @  _& FMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
! w# i+ `- @# C# uMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
2 Z. r) q$ l5 z5 t, J/ b4 sMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
; @! w+ P, n& `% x% b! CMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
1 j( X$ Y7 R9 x9 E" X+ FMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
$ }2 p0 w" i# D; z7 ^McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
: \2 d5 f. l6 S' p9 v% V9 i0x00, 0xFF);

/* configure the clock for transmitter */
& V  H9 r+ {# x2 h2 sMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
/ K" Y! Q! n: M1 [0x00, 0xFF);

# l3 E# w$ P: ?/* Enable synchronization of RX and TX sections */
/ R" n" A: W6 i$ X) FMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
- s3 N6 X* O) |) v8 JMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
  d! I" c( p, T! ]- k+ O; X% d** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
7 V( e8 X* W# C5 bMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
7 l7 c, i5 L) v$ _8 e9 g** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
, X0 @4 z) y$ n) R, E, U5 v*/
( v2 H0 o& ^( y0 F7 WMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
. F( |1 t5 `3 b6 A  S0 b| MCASP_PIN_AHCLKX
5 A% F/ B% _' j4 R| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
! E2 r% ]$ a1 ~! \( K  H2 z| MCASP_TX_SYNCERROR
/ e/ A  w# j) [, V+ ~: H9 o| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
" l' M8 u9 G8 T| MCASP_RX_SYNCERROR
; [4 X( j( B; J3 l! ]3 x8 J8 L3 ~| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
) }5 [9 z/ [4 b5 \# J; o4 W/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
' Q) A  k" M* QMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
" ^3 F: c0 `: O; QEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
: H* P) C0 [% Z3 ~0 j% PMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
7 u4 U' v9 b% I: t% O# k6 I% W! KMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
/ ?; L4 g" k2 O$ P9 Y+ QMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
5 o* o3 ?3 @6 X6 l% [' ^* v1 T}

' E" j6 e6 S" I; S8 }% Q8 i

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.