MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
4 F; ~3 c6 C& K! t" e0 P& T" E* G3 Y. jinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
9 x  ?  l/ _5 g0 D
1 s+ Y9 g2 `- x! w$ {: a- qoutput mcasp_afsr,
) U) }6 V" u; coutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
, p. |9 |% y) \* \9 D2 X

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

4 [4 K- s. ^4 Q. s; P5 Z% e

static void McASPI2SConfigure(void)
: t$ u; B% |. A  _" D5 g8 I{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
1 b: u/ |; b: [9 p$ g  `; c/ C, @McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
6 A0 R+ T; D- y6 f; r  IMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
$ k# m0 ^5 ?) q2 s% `; BMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' j# Z/ ?" l# ~. j1 g1 GMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
; |0 N. S& L% q7 b7 u$ n# J9 iMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 U) `4 c3 o; N- U  J; fMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
: K9 O; W; s3 o0 q& V% J# t3 AMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
6 I" j- e8 x, s4 r: {) y; e0x00, 0xFF);

/* configure the clock for transmitter */
; n8 t0 A; Q$ L( YMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
$ j/ F" P. c* m3 IMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
* @, p' \4 x5 p6 n% FMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
; t0 y9 h( I5 P$ I) ~# {
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
6 o& ~: Q& l) d' OMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
7 k( O+ l. g7 w6 u5 P) nMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
, j4 f: r# }! |9 R* u** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
7 e0 J* H9 D3 tMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
9 }) V% d# h9 S: l** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
% b* T2 S1 E; q  y6 D% N** Output - Serializer Tx is connected to the input of the codec
*/
1 b9 x' [! Z! v$ E9 \, MMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
2 T& `6 \! Y6 B6 }McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
/ f+ F2 ~6 U% _: I! ^9 _| MCASP_PIN_AHCLKX
! P. \' V) Z+ b7 N! y| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
% K5 X/ m* ~5 x: p1 A, uMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
2 b5 d3 X7 w( `; f| MCASP_TX_SYNCERROR
" v/ O, p, h5 w1 G7 u| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
* Q, O; \9 [4 O4 [1 r3 V4 y0 l| MCASP_RX_CLKFAIL
/ ~! }* o3 Y9 E2 Q. t# j| MCASP_RX_SYNCERROR
0 |8 q& t' T1 y| MCASP_RX_OVERRUN);
) o: ?: ]+ z" z/ h' @' D% C' K}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
! \2 n  U( B: bEDMA3_TRIG_MODE_EVENT);
3 z& T& i4 E8 _2 N/ H6 X  e6 H/ AEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
# F  B' ^+ p3 g, }2 D6 O6 eEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
# W% T6 u  {% B* A7 G) `* u: M: mMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
* \- ~5 e. a9 z3 ]}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.