|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,7 W4 Y# G, U2 y
input mcasp_ahclkx,
1 E$ U- K) q/ R8 a9 Dinput mcasp_aclkx,/ `4 y Q: A- z0 Z' E: M
input axr0,8 l, q( |1 Q5 @! q8 z& O5 X
' n5 R8 _% n; e) `' O6 {6 Z
output mcasp_afsr,
6 Q, P1 v5 i* ^- soutput mcasp_ahclkr,/ N/ X( M* \0 e; H* l$ V
output mcasp_aclkr,' [0 U$ [5 r% M2 x$ e1 ?
output axr1,, c) z5 A, F& _3 |/ t4 n6 g
assign mcasp_afsr = mcasp_afsx;5 O I0 Y* Q" H U1 F `% r- \8 b2 u, w
assign mcasp_aclkr = mcasp_aclkx;
. |, J) [1 X9 oassign mcasp_ahclkr = mcasp_ahclkx;
, N5 X6 q3 @% Q$ Q- uassign axr1 = axr0;
0 |7 F1 V6 x* {
* J' @" g+ b8 ?% p1 ^$ K4 v! Q; u在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 % p0 O3 d% } i+ Q
static void McASPI2SConfigure(void)
$ J) c/ i3 Z: N' @( {2 }+ U{
: ?% ^* E+ `* T; g5 Y* o) vMcASPRxReset(SOC_MCASP_0_CTRL_REGS);8 Q4 S# i$ O* B: p7 G0 h
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */8 D8 T) ], c/ _
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/ B. X5 F9 i; h4 L" O5 v2 c3 dMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */% A# g: m! [: n
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,2 g! t D5 |- { d- A# |7 v
MCASP_RX_MODE_DMA);
9 V0 F4 r3 _- m1 D9 P, E, jMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,, d3 m. R6 Q8 y6 j v! _
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
, i. @+ C+ ?/ [( AMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
) S8 a+ G9 _2 ]0 x; N' D4 z# YMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE); p# s: U( C0 X, e; h Z/ P
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ [! p: q6 r4 C ^$ ]7 AMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
" L. R' `4 t" }# u( O2 q0 s4 NMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
O" K T7 t) j4 F3 y6 @2 K/ LMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
7 ]+ `. D/ M% C# ?) v# o/ HMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,6 e/ |1 [. b* A3 p( u9 z' W! y
0x00, 0xFF); /* configure the clock for transmitter */
9 n- M2 |+ F) y/ _# W$ i! m) r, lMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
* P! O' x5 c# p0 nMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
! N9 n7 L+ r% j8 q5 U0 M: n8 [9 tMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,/ E8 L! e! p; F: r
0x00, 0xFF);
3 ?; W4 z" R. o4 y8 K" H3 H) w9 D$ H. r; P+ E
/* Enable synchronization of RX and TX sections */ 6 p1 S( y9 `: `) u. b, d. b
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
3 a/ U v1 j, _! I: w) oMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);$ j: o6 e! t7 {, e& G5 R: L
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
4 g( m; R. w8 d* X# E5 W" [** Set the serializers, Currently only one serializer is set as# V- |; z. P- c+ H7 Y
** transmitter and one serializer as receiver.1 [) ^4 |6 t5 m7 p; }2 A; S
*/
8 R5 Z* S, ?. Q5 ?2 CMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
3 O& b- V I" L( k- N, j1 Y% CMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*- B0 @: \" @; c: {3 C
** Configure the McASP pins ( f- I: M2 Z3 n
** Input - Frame Sync, Clock and Serializer Rx R- v K% {. U* ?
** Output - Serializer Tx is connected to the input of the codec $ o# T) z5 T- K! h& c8 |$ O
*/. R J, d+ U2 d$ o, \7 M
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
" W+ _' S2 ~# q& N' b) P2 PMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));5 i8 u. c& U( c7 n
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
$ b. B0 |$ p- O& K. R5 [) _| MCASP_PIN_ACLKX7 u8 A4 R. ~ n9 y* R7 N% r
| MCASP_PIN_AHCLKX# c! h1 j" T" }; e9 R7 ^# _
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
5 k; z" k' J. i) q' r+ WMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
( R3 Y; u o, C7 h, K| MCASP_TX_CLKFAIL ( h7 i/ @$ E @+ v/ q: x
| MCASP_TX_SYNCERROR
. E" m4 R6 r9 V% w| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
4 l6 ~% F, C/ w3 n2 U3 x| MCASP_RX_CLKFAIL' s" c, U7 ^% i- n) Z3 r7 H
| MCASP_RX_SYNCERROR 7 m+ a4 n+ C+ y$ L
| MCASP_RX_OVERRUN);
4 C; n2 m5 U3 j' K0 @' O} static void I2SDataTxRxActivate(void)/ Y4 z6 k/ K5 q# ^0 L7 P5 u/ l9 g
{8 R8 k) |5 c3 U* A$ Z
/* Start the clocks */
6 x6 @2 e" {6 |% C- ?2 M! k! R( n. [McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);" D$ E8 r5 [0 g, _4 @3 c3 W: O$ m
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
$ C6 b% [; p: N& c- zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
- E: r# i; `5 G \& u7 iEDMA3_TRIG_MODE_EVENT);- v/ D0 s7 i6 x2 D% u4 W
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
4 `: A2 H! C5 j" R$ GEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */5 Y7 M! M8 E) o" g
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
2 D2 p- z2 z( W' r3 R) x% f0 D/ IMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */( N. @0 `* `' }$ [, {2 }
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */7 }; R. T1 P; y; E) {2 g( ~$ ^: D
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
" D" u( u- h' J( c1 R2 DMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);: H. y5 Y2 q" w0 l
} , G& A0 h0 j6 i" r" f3 D9 t4 b
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. 9 S! ?" H& n" b$ {
|