|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,. f, B9 Q& e2 R E; O0 O
input mcasp_ahclkx,. @( w, r5 E7 f* w* O# ~
input mcasp_aclkx,2 q. ]- ?- T' O \( K
input axr0,
3 g# X U. O1 W2 F v8 p. \& E* w6 H
* u8 s8 R, a. {3 v" Soutput mcasp_afsr,
' d1 Y4 X Y+ _ r) w4 [' Uoutput mcasp_ahclkr,
: S( o8 Z" p3 ~2 @. Boutput mcasp_aclkr,/ c0 x, F% Y( L
output axr1,1 _9 D! y" V: c2 R2 K/ e! s, y
assign mcasp_afsr = mcasp_afsx;; l" m4 H5 ^+ Y* M) V0 Q+ f; A
assign mcasp_aclkr = mcasp_aclkx;
4 }- S% C' l! q/ nassign mcasp_ahclkr = mcasp_ahclkx;
9 Y2 L' _5 C; o/ [ Kassign axr1 = axr0; 5 N; n- Q5 ]$ W
' d; Q1 w3 q1 P
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
" e* _5 S2 z v1 qstatic void McASPI2SConfigure(void)
4 m( T' l( @0 H% Q{
) ]! f- w" ?5 p% E; Q+ Z3 C. XMcASPRxReset(SOC_MCASP_0_CTRL_REGS);. ?7 R& n: ], [" F; }
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */5 ~1 S& h+ j# S& r) x; d6 l
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
" i6 q+ Z1 U1 i1 IMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */- d4 j2 I" l; ?# a) ~. D* ~
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,( A/ G- C2 ]4 b" R
MCASP_RX_MODE_DMA);* r% q1 p, P" Y3 |# ] H
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 u( E8 q5 I% D1 O' V. {MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */4 B& O" ^! K0 y
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' u! B$ K7 q* W( B8 A; rMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
v3 g! j7 ^" D: lMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
3 n' o' \3 p, u2 D3 G! U/ D$ UMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
) [* ]; } ~+ m+ C/ g1 E( m$ @McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
3 q* H% [9 t; ~McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
: [$ |# w# }; x- }8 }1 tMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
2 z3 U e% U( L9 ~0x00, 0xFF); /* configure the clock for transmitter */ i |' z& ^0 ?; B, y! ~
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 ~8 y; `* b* d5 KMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ! [+ k: e, v" m) D6 U& x
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
# K+ m4 M. `( N3 _0x00, 0xFF);
* h: w( a) N$ q* a9 ^$ a& X* p8 T' E1 i; ^; w
/* Enable synchronization of RX and TX sections */ , K; _* D& h0 E0 E/ a
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */1 N. i% ]: ~; _5 a# H4 V8 ^
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
& W) h$ e/ Y: Y! o1 `McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
: Z) l4 U# R* \3 h** Set the serializers, Currently only one serializer is set as
6 H2 h4 A( ]+ c1 J** transmitter and one serializer as receiver.
, n$ {0 t: g9 j# k4 m+ @" J*/7 e% v: y( b! S# C
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
3 O% h. z; M! j- o/ i' e. TMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
1 q& \$ _0 J1 o** Configure the McASP pins * p' o0 _$ @0 O
** Input - Frame Sync, Clock and Serializer Rx' a5 T+ Z+ G' O
** Output - Serializer Tx is connected to the input of the codec
O. _9 x3 j# M5 T0 J5 V*/
) i/ L( Z) j: `+ x# J4 gMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);+ B. Z5 w" p! n% ^' T5 }
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));2 b* K* m$ o. z2 w
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
* |& a) Z# [) n9 ^- v( c' Z4 Y/ j- k| MCASP_PIN_ACLKX; X# L+ k, `- z4 W
| MCASP_PIN_AHCLKX* L* S/ q( L# j7 W
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */+ _, `: y, {7 V9 m- J Z' h; t
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
! D; O0 } e3 n; i| MCASP_TX_CLKFAIL ' H" `4 S9 ]* R4 }# I# X* a) B- C
| MCASP_TX_SYNCERROR
9 Y% o+ T) ?& B7 d- I1 u| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
9 U( O' W0 L6 r5 Q6 L& U: @| MCASP_RX_CLKFAIL
5 R( k* {/ \5 L6 [6 ]" l| MCASP_RX_SYNCERROR
- ?$ @# \' |$ C7 y| MCASP_RX_OVERRUN);: z4 p' t2 \* y' B0 B( H
} static void I2SDataTxRxActivate(void)
4 }8 c6 [5 J5 C{) k+ Z2 @8 t3 m m9 X
/* Start the clocks */* B, X* |3 F: C2 @, |! m" Q
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);' m) ^- @; F' J$ f9 w& l
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */! f! i: q6 v6 ^+ j! s, w+ b
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,% X$ ~; E h; W9 U7 E) F3 A
EDMA3_TRIG_MODE_EVENT);7 H# J5 H5 a3 J5 n1 B. N- L
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 2 v e! A2 d: V: S8 S
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */7 p* y1 D7 P$ G4 X) S: a; r; r
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);% \+ K: S3 }# }8 y. \$ \. ^
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */7 v- F; s! r8 H2 c( Q
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */8 z+ Y) k/ }) \$ _ @
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);) _9 G) d6 {; f/ x) j- A* n
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% W( V P* T) @$ ?9 v, l}
" G' I" Z$ y- R# Y, D+ u请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
9 Y& }9 \" j/ D6 b: M |