MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
: E. }3 ?0 \; D  ?+ d# w5 t' kinput mcasp_ahclkx,
! ~- w* K$ Z' E, ]6 Z5 f) Zinput mcasp_aclkx,
input axr0,
1 J; }( w4 B8 M2 e
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
1 ~0 h4 ^6 k# J6 D

assign mcasp_afsr = mcasp_afsx;
- T- z- s" x! M, ]assign mcasp_aclkr = mcasp_aclkx;
( ]% P3 k: J4 V5 {assign mcasp_ahclkr = mcasp_ahclkx;
1 H6 ?% h$ c4 m4 X* a. A  T) Yassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

# [6 x: l& N" \8 X

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
3 g* h; ~# |7 z% r! r' LMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
+ I: \+ H( d+ X0 S) X: LMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
) k, @5 j1 \, gMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
6 ]- ^5 j! e3 mMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
# [0 ]* x( h& m; g5 i2 jMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
/ S8 ]) }9 _9 J7 DMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
+ }" W6 ~- v6 I( S7 U- VMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
: R5 c. Z. G$ K2 R; P3 mMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
: }. R0 U  ~% Q0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
2 u: T6 K; f( ?- Z  ZMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
# g' ~  S( \  Q' j" mMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
6 G. u/ v8 S+ ^8 M$ H. a+ P0x00, 0xFF);
0 b) S: b/ [5 c# l6 M9 \
9 |  ]% N+ T" Y0 C4 @- j4 c/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
/ W$ ]7 }9 R/ j% M& ?6 \. hMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
2 E- S$ Q+ h" }  x$ @' Q5 F: h2 gMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
: M! ^! M: @+ H* K) u0 `9 d/ y** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
, G6 d9 ~/ Y& {- FMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
1 {; S; e. C9 ?! ?& e$ w: m** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
0 n. R! O/ O0 `5 s, b9 O** Output - Serializer Tx is connected to the input of the codec
*/
3 s$ N) F& r) ^) c+ \McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
2 H5 j" s9 X* Y) I$ R$ M1 sMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
, z7 r) s3 Z( e+ K$ P% i. k8 v% tMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
9 u5 a3 _. T5 D, y8 _| MCASP_PIN_ACLKX
! j$ F  s. B, k4 A7 ]0 X) \| MCASP_PIN_AHCLKX
! M3 A* {- i0 A5 P1 c# i| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
* v* E& N* A1 ~5 [# ^$ MMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
( z# @9 C3 ?. j, n5 b| MCASP_TX_SYNCERROR
& o' p, y& F8 j| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
$ d) J/ p- C5 o* e: u+ QMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
8 W7 x4 n6 t; [McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
* n( M' l$ L  B; v( KMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
+ v( q6 X- n2 h1 T4 Owhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( ?" [  U. K/ r8 c1 }McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
! a& u2 }8 R. c) i( V+ [* o}

) r( p. X# T5 B# ^5 ?

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

0 M1 b/ l! c# I) W& Y; ]* C