MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
' _+ O' L7 M! G5 o8 Q: K7 f1 b0 f- jinput axr0,
/ u# B: u5 H. @: X
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
& k0 ^5 X2 `9 i( |/ f# Ioutput axr1,

assign mcasp_afsr = mcasp_afsx;
$ l0 `1 Y3 G& C% tassign mcasp_aclkr = mcasp_aclkx;
8 X8 E/ k) v: ^# xassign mcasp_ahclkr = mcasp_ahclkx;
  }# ?" P  u( E* R% w) fassign axr1 = axr0;

. L, G$ }1 d) w# |& \& _+ u: n7 \& N/ D

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

5 N) t% s" l: ^6 h5 U0 r

static void McASPI2SConfigure(void)
, V: m" y$ i9 d4 K. y9 I: M{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
" r# E0 j4 |* I6 b; S8 S5 cMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
( p3 C4 m4 b0 A7 ^( Q( V! a1 nMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
8 `  I, E: l& s- C( kMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
" b% k# |/ Q! _( `! RMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 `4 E- V  D2 \McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
8 z. K4 d# `7 CMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
8 K8 N* I8 p# E& V; v% D, kMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
8 V! G9 j5 i! ?McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
1 x7 q" e& V) Q+ P: ^McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
' f4 s! ?/ u& ~9 }' b0x00, 0xFF);

/* configure the clock for transmitter */
. M* L- U, h& r4 W0 U; AMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
7 E( \* P  S7 ~+ K/ b5 SMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
$ M) f) A% J1 D0 A( n9 Z' s0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
' w- S0 ^5 s7 P; I' ~4 lMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
9 H: d  ~) V' Y+ c1 d+ `( R! U** Set the serializers, Currently only one serializer is set as
* D/ `- X% C! B0 L" b; K8 o** transmitter and one serializer as receiver.
( T, D$ ~6 I# }( M) x- h! O5 S*/
4 @. }) k: a: m. B2 x; _McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
' t" Q) I: J  x. P$ r** Input - Frame Sync, Clock and Serializer Rx
7 J3 R9 b- Z9 i- |** Output - Serializer Tx is connected to the input of the codec
) c! H' B7 X7 [: o6 n8 z2 V' p5 ?+ D*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
9 k6 e2 U; P0 j& }, i" E9 }McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
: j1 d$ S/ a+ k$ U) ~| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
& A; c! A4 ^/ K% j0 p, h| MCASP_TX_CLKFAIL
6 }; d: ~- t$ q7 L3 B| MCASP_TX_SYNCERROR
$ z6 Y8 F3 \( q7 ]7 P- R| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
) B, b5 L* }* u7 w. B+ M| MCASP_RX_SYNCERROR
5 [4 ^/ k/ Y4 _, `; Q- E. g$ M| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
& j! I/ l" O$ Z) M8 YMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: m& m6 u# c1 r3 |+ n; z3 x6 y7 mEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
8 |# O8 a  `9 k. uMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
1 K9 r' H9 O5 \; F  EMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.