MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9519|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |正序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
, q& q; @1 v8 binput mcasp_ahclkx,3 T3 z8 T% K2 O: B  p2 _
input mcasp_aclkx,5 ^$ y7 t9 q9 n: ^' k. o+ K: ]* K! W
input axr0,
: Y- |$ G8 l9 ]+ m( s$ G5 O$ w' r% ^3 A$ ~
output mcasp_afsr," I/ P6 T; ]" k' m. [
output mcasp_ahclkr,9 Q0 e+ Z1 ^8 y* u' i. c! V: q
output mcasp_aclkr,
9 {6 t- a2 R6 E6 Poutput axr1,. x4 D* @+ O! M9 ^5 w- B0 m* s$ F
assign mcasp_afsr = mcasp_afsx;
- ^$ p- Y$ v: H  u8 A! `assign mcasp_aclkr = mcasp_aclkx;
# i% @8 u- H$ M! massign mcasp_ahclkr = mcasp_ahclkx;0 j2 \  T% Q* W4 d3 b5 |: ~- D
assign axr1 = axr0;

9 s$ ?. x/ J7 f! G4 g
: _8 `6 b1 s- o, m0 N
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
1 Q$ m- G; v: y/ F- @8 B
static void McASPI2SConfigure(void): Z. o) T9 C; {! d
{
. K, s6 |: Y' IMcASPRxReset(SOC_MCASP_0_CTRL_REGS);' Z, r  p" B) g. l9 A+ y: B
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */6 }0 v+ u/ R0 x3 [
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);2 f# e+ g! G% `6 w
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */% T4 ~5 x1 M3 J& G7 A- n! {
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,# A) i9 o' I% y' W0 w( [
MCASP_RX_MODE_DMA);
0 w% L- `3 ?5 f9 n. ~1 FMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,5 r+ i3 [! k8 F
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
$ ?1 M5 h1 z$ u! ~* gMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, % q) \2 h) F/ h; I) b
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);6 I9 H( Y" F" O0 E# B% ~' B9 Q" O2 Y
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
& M% |' B! t: {; ?" r' wMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
: I7 |( l( O! E2 g+ `" fMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);, a: |, P! ^9 p, w
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 1 Y5 x6 Z& N( X& u+ r
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0 N6 K: E7 p5 P* ^. L% b0x00, 0xFF);
/* configure the clock for transmitter */% h2 ~, A1 Y4 o% s* I7 t2 I' R0 u
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);% L: D7 i' Q8 f. E6 i1 q
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 Q# z7 |' q* p% BMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
: |& z) W& i9 O/ S0x00, 0xFF);1 q! z0 A7 O+ o7 Z1 e: W
/ n$ D, H  d1 B
/* Enable synchronization of RX and TX sections */
# I/ @' m( |- `3 QMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */: d2 W# C( Q* g8 e( Y
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
0 A; F$ Z" K; J0 J/ `, DMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
7 {( S2 o& f; x* |  y** Set the serializers, Currently only one serializer is set as6 I# p& F. }$ j5 G
** transmitter and one serializer as receiver.$ e( t* Y% @: b3 I0 s, H
*/
3 z) j) f- H+ [+ ?$ b1 K* \McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
$ N3 d* z3 G" \, aMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
+ b- a! [" ~4 j: o. y** Configure the McASP pins
3 B1 m) q5 n1 J! `+ N7 ?+ T8 \** Input - Frame Sync, Clock and Serializer Rx
" y5 y5 N3 Y! E** Output - Serializer Tx is connected to the input of the codec
. S' m0 v, a2 C- F*/
& B8 g# |* N; K/ ]7 O( D* B3 t5 FMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);9 R1 S. K) Z' u9 I+ P3 O) U8 }
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
+ _- J" [- ^2 RMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
3 O1 o  M! u4 S  }- [| MCASP_PIN_ACLKX- J- j3 B; W9 R9 C
| MCASP_PIN_AHCLKX
* b0 X+ j2 o3 r  F| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
+ @" b& U: x3 o1 r/ Z" dMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 0 P  q1 N& X; Y7 @2 N) e
| MCASP_TX_CLKFAIL 2 x1 a+ S6 Q! F  s
| MCASP_TX_SYNCERROR/ N% O  T4 a; Q: c. z5 J
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
5 {$ M# R5 Z- F0 U# v| MCASP_RX_CLKFAIL1 M, A" X% y" E" o: h1 r& U% z1 [
| MCASP_RX_SYNCERROR
  R: s! }. t. N1 D' d6 d, r| MCASP_RX_OVERRUN);4 Q; }2 E3 M6 z+ ]0 N: w$ `
}
static void I2SDataTxRxActivate(void)" i2 s4 {4 u4 e4 [' z* j  I2 ~
{; j4 h. B  q" f6 ]( E5 ]; q5 \9 d0 H
/* Start the clocks */" Q9 M9 a7 v2 h! \. e8 H
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
& {2 z( z. r' [+ T' j5 GMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */: P$ a8 B" H) ]8 _( z9 g9 L
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
" I& P. c6 ^9 d- G/ s' E3 O. qEDMA3_TRIG_MODE_EVENT);6 T% D+ F& s% e# Y4 A8 W
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 2 W# [& Z- p$ Z6 w$ y9 F
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
( p7 M6 ~- u  g) ^# r- TMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);& s5 ]% k) U+ _- |
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */! O4 a$ V8 ?9 {, p* K
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
8 d' M9 `2 {3 F+ x; \McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
9 B- t8 U0 }* tMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);$ k/ H0 {- A! _
}
2 z) r& c8 X6 k
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

' N& W4 }" N$ c. u# s) F
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-12 14:25 , Processed in 0.040244 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表