MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
' l9 f( h- X' u- d; W. c" P6 Iinput mcasp_ahclkx,
input mcasp_aclkx,
- G; }# c. _5 |+ q! tinput axr0,
( _3 F% i. T2 ^5 [/ {
output mcasp_afsr,
( G% ^. a* B# r. F5 A8 t9 j7 l; aoutput mcasp_ahclkr,
  h! k8 d" C7 x9 Z  q4 uoutput mcasp_aclkr,
output axr1,
2 _  U. S. g: Q9 `6 }3 D& y

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

; F( d) n7 i2 a) D
+ l8 B! P  F' m2 d* u: @- N

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
0 @$ C$ f. ]) }; K! L* UMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
0 U% n0 z, A# F! c6 nMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
$ I& ?( A8 X3 c, {+ yMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
2 v! b  Q( P1 p6 A, x8 ~) x: j  ^McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
/ f) ~* v+ ]- f. m- t0 ~; \MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
( l; x- f# t4 B  f. M  q# UMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
! g2 p7 ^! ?4 E7 X) X: ?McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' I5 _& E( K" L( U3 I2 F* `MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 K- {; ~' w' G9 y( ^$ FMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
* e" r+ o/ d$ m5 ^McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
5 M% j) Y4 r7 c; l' u( S0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 [( k+ _7 Y7 q4 z9 K8 n2 b6 O# FMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
+ H6 X0 J0 S9 `5 ^& I0 }0x00, 0xFF);

& y, @+ b; H; _* @$ k; f/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
4 @1 }$ N" X; A4 O$ C' V  L5 z8 jMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
8 U- O/ x$ ?+ {) N0 ], B** transmitter and one serializer as receiver.
*/
0 Z3 I) }6 l! zMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
7 {+ j' a4 e+ M. ?** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
- ~$ N( {/ L. W: \6 G3 ?** Output - Serializer Tx is connected to the input of the codec
4 ^1 b4 g. n& ^0 g1 _2 A*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
0 B% T, @! P* Z5 S, a! rMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
$ d" D- E2 `6 B3 K% H  P) H| MCASP_PIN_ACLKX
% l9 W% A: \. q  C) e| MCASP_PIN_AHCLKX
5 W0 m: G" q: v9 M5 O| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
: I9 N6 e6 {0 L. w, ~| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
% n% L0 O+ s0 {" x. || MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: ~) }1 B1 m6 v, l! J; S| MCASP_RX_CLKFAIL
- z* ]6 i$ d+ V  v, b3 O" r/ ~| MCASP_RX_SYNCERROR
0 R  t; F9 A# a4 t" \| MCASP_RX_OVERRUN);
6 i9 w7 [- I5 ~2 ~( D% ?# ?% ]}

static void I2SDataTxRxActivate(void)
5 i) _$ u2 }- J2 l{
8 V+ n. r* u# [6 i/ Y/ B! D/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
" N) o1 c& H9 RMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
: K9 J: \( E+ d0 N* xEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
: U  V2 [- P: eEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
, T4 |; \, ~/ s' qEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
& d; e3 w8 x4 {# t4 c5 I4 {& S7 wMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
) p$ A: e5 m% O5 I5 |McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

2 @( _0 i+ G7 v$ _/ G4 \5 H

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.