MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
$ P, |5 M" O: r, finput mcasp_ahclkx,
input mcasp_aclkx,
5 z% H# l) j5 s( o' cinput axr0,
7 g7 n3 m1 F& f7 Q) _1 ]9 A
$ N2 m) i# ?! w) o; q: x' Ioutput mcasp_afsr,
8 z" n: s1 g9 @, z, x) g9 D2 Boutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
- t! P: ?! {& m7 s% t  M* B" G

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
$ S; h  N8 ^' b' r- V. iassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

) q. V0 @2 @0 Y8 w- v' O

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
2 u5 t1 Q. h8 w9 C5 f+ g{
* c/ e, j& d1 R) ~; }7 m  oMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
1 P( W/ i/ `3 G1 RMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
, `  b) b( s* N9 m& {) bMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
7 w3 c& l% t/ lMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 w  P! e- k' _, a2 k  @MCASP_RX_MODE_DMA);
( ~9 `4 r8 z* j1 TMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
2 Y( C  z* \6 F. O: _; wMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
+ [" O- p% o7 t( R! V$ }9 mMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
' J! x' m# S0 c& m! t3 DMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
: I  }" T# @9 H5 \- _McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
* {: a" ?9 x! d& m5 }McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
( [" Z% j: ?+ i" `& \" |& VMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
5 D0 l* n, d8 @  E5 x& A
( s# A7 Z) r7 a/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
2 r. j6 V# |6 s4 J& c0 L7 PMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
  m. g0 u5 i/ m/ YMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
0 a8 O0 A% v* s** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
: t0 |* K% X! gMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
, E, n- c: q. P) F, IMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
6 z3 X$ O! S! L/ n* B9 g** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
6 h- o$ o$ c' l: l$ b8 q: v** Output - Serializer Tx is connected to the input of the codec
( r. }/ d( z- `+ C, }$ g/ F*/
3 R+ M: B) c$ e) q, y, OMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
- W$ X- }! c" m. L| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
( D. ^1 z9 g$ f1 W' W2 j1 w) c| MCASP_TX_SYNCERROR
* s/ ~+ }6 l# {# M: S" T| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
, m$ [  c+ L3 Z. [| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
  |  @( @5 f! {( j: r{
5 G- Z' z3 X$ D" H6 B: g3 G' [+ S/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
2 _3 j0 ?4 ]4 ?EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
% Q% r; e: L" W" |EDMA3_TRIG_MODE_EVENT);
3 o' N+ H- m9 A+ W2 h  d2 O5 ZEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
' h8 o3 l- i; ?) V/ wEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

9 y7 P4 F( Y7 b4 [8 s

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.