MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
+ U! t' j3 s5 s6 H+ n( Cinput axr0,

output mcasp_afsr,
9 n( L9 I, y% K: b2 W) M/ c/ |output mcasp_ahclkr,
% L# X% L1 F2 `output mcasp_aclkr,
* J, I, e8 e, d: k4 Z- Woutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
. a! _: f% ?2 F- G! V: y. `assign mcasp_ahclkr = mcasp_ahclkx;
" r) y6 {" D: i7 Iassign axr1 = axr0;

& b2 d  `0 w# c& r; J* h- ~: ~$ n5 J
4 I# r  E! I; x# D7 ]4 T( ?* d

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

6 G) T- ^. m5 k/ U- o" Q, {  v

static void McASPI2SConfigure(void)
{
/ ]- o2 E  R2 H5 NMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
: j! @) Z4 d$ |$ jMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
+ ^8 ~! t' h2 J- NMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
2 W) Y1 ~! A7 r9 tMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
/ q$ `. H' y/ j+ M/ zMCASP_RX_MODE_DMA);
0 F: p! v2 E  z: X- }  ~8 }) }. x( iMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
, N% o' p' {4 Y1 M4 ^# C- H: w5 T# V" qMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
( A7 I5 n. j5 L0 z# z* c' RMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
' x; P- W4 U5 q$ D5 R: }2 }& ~MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
. |6 w6 u7 }4 i5 y7 q) J& dMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
( F5 a( D2 C8 P0 {' vMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
: e" i+ c8 o9 r& ]' u; uMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
5 o  d; Z% x- N4 A5 c' D' M$ F$ jMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

6 H. _5 T8 U0 O) G& u+ N/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
/ x- y+ D8 l8 ]: U1 \/ KMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
+ P$ m: ?+ a) l! {  L. A** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
+ G0 J2 ^6 k) S4 U** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
' |' d* y& |# Q" f** Output - Serializer Tx is connected to the input of the codec
*/
0 l+ l. m1 b/ ]  |6 r( i( B# I- s# yMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
; a3 H9 w! A7 y- DMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
- T5 ^+ P- b% g! J; {| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
# |9 x" K" j: W6 M' V4 PMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
8 |: h9 X: A, Q" i# S& W| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
; [. P$ W) C7 j! d; D6 ?; q| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
3 z- q, ~) J' c: d& h( l. G& w& D}

static void I2SDataTxRxActivate(void)
{
4 S2 K4 e7 J) G2 f& V. y! D/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
8 B* [5 Y( V; D- D2 T' S) `McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
, N# g  }: \6 sMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
4 G% e* h+ M2 x# q. f: h- Xwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
3 i) @8 r; V9 q' E6 G+ IMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
! P8 w: P9 N5 u- Y( w1 {}

# a: W6 N8 d0 v- n5 `, j: M

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

2 B5 R  v& `8 Y" W