【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
/ c& p/ ^  @- S0 W/ E+ f* F
, z7 o& w  g' d1 S# F; r9 N, G, a
查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
5 K4 E! p, Y; r8 a" E0 Q
% C0 t/ l) k* S
* _( Z2 k, r8 n

1. OnTargetConnect( )
   ' h4 a: ^8 T. P  a8 K: ~
2. {
   
3.     Clear_Memory_Map();
   ! p& N1 ?  C7 Q
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   ; F2 ?! K5 h( j$ Y4 B0 \9 l: v
7.     Set_Core_300MHz();
   5 @& y$ L/ [: _' y) _- T9 \/ F
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   . N& `% E- h* v7 l+ x( _& F
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

wshtyr 发表于 2015-6-4 20:11
- s2 Y( p/ N  [; s另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
, B% s! P& E' Q" t) k& D+ [+ X( s
3 U8 R& m; _% ~, w1 ~) D但 ...

+ r! L7 j- A2 P你理解错误
1 \5 ~) [# u! \( j* B6 m" \
2 s; Q7 _; Z: k1 G; `C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

5 b$ [' ]7 U" i8 x' i9 z这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本

wshtyr

希望缄默 发表于 2015-6-4 19:38
. D& a+ L9 J# E平台选的不对吧

3 ~4 Q4 G% f* t6 S3 i4 L) _另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
( L4 Q# ^6 i6 G0 Q& }, I5 B. a" F
, f7 Z3 o2 u. K! B但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
2 t( Q: d) ^' w
很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

wshtyr

希望缄默 发表于 2015-6-4 19:38
* P" I( y$ a0 n平台选的不对吧

/ V* m* F. ]9 H3 D问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

希望缄默

平台选的不对吧