【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
  `& C" h0 R, q& L$ c8 }1 x" t
9 n; E2 i: m' x$ ~7 R* r1 |$ n" ~
查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

/ \* v" q7 `3 j
7 _* z( v( c* l

1. OnTargetConnect( )
   
2. {
   $ |3 S6 x& J) a' \2 v
3.     Clear_Memory_Map();
   , g  a0 ]7 a, i( Q
4.     Setup_Memory_Map();
   : d  b1 r4 @, M) i3 N3 \
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   * e1 D6 a% @. p; m# R  z. \  t' ^3 y
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

wshtyr 发表于 2015-6-4 20:11
1 |; L' ^# l' S, L; Z  R5 C另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但 ...

  W, S2 Z8 Z3 N& X你理解错误

C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
# v3 V5 }" ?. P4 f+ o
. H. c, D3 k7 h但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

. N' k; B' l1 M- E1 f) J" z4 f7 s很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
2 |, e" I0 _( t0 E( Y5 N2 y4 {

wshtyr

希望缄默 发表于 2015-6-4 19:38
7 U! ?& ]! n) A& {' u平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

希望缄默

平台选的不对吧