MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9174|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,5 H# C& N/ I4 f" k/ x3 d
input mcasp_ahclkx,+ n) N4 t7 r$ G
input mcasp_aclkx,
2 ~% Q' Z! f  Xinput axr0,8 R- x( p* {! H) X; u& z* @0 O
8 e  x4 u) u1 I! W! ?  I7 ?
output mcasp_afsr," t% Z1 H5 v* \" i
output mcasp_ahclkr,$ K1 Y4 T) ?; J: D+ p6 q
output mcasp_aclkr,
0 A$ r  y, P  @! J% Noutput axr1,
2 M0 L9 R( [  u, o9 H' |! b
assign mcasp_afsr = mcasp_afsx;/ H3 s! r( J& a5 p5 B
assign mcasp_aclkr = mcasp_aclkx;  n( v( G' n- t! D( P
assign mcasp_ahclkr = mcasp_ahclkx;- |1 n' C1 T1 Z1 L, V
assign axr1 = axr0;
( u2 f) P/ H- ~5 p) T9 q

3 J& P" N' \: _8 L, R9 ~: S6 U8 l
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
7 r! \- G( d+ s
static void McASPI2SConfigure(void)
1 v: s  _8 L0 W8 a6 v( A{
: }1 T8 L' M. Z6 H( S/ @* GMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 D. W9 B# O* L1 i7 SMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */  J( L7 m8 F  w) x: H! g- z
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
" A2 w& d2 X( X) ]McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */, n$ i  _% [& Z6 q. O
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
( a* j: Y$ d+ H% S2 g! i% A9 {MCASP_RX_MODE_DMA);7 @3 G7 {. S( R5 g
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,5 r& P2 J9 T, N- P
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
$ ]. m# l$ Z; d, M5 uMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ; ^' I5 y5 k4 [! n  Q
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);$ v% y8 d, g8 [! P$ t8 q2 ^  R$ j
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, : Z; g9 o; N' r7 L; i: a
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
5 M3 d- d* Q  ~; [6 E! FMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);8 R% Y  [/ j: O+ O7 S. p
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); % g, s0 j$ t8 H' C( u6 g
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
9 y: X8 f5 T! D0x00, 0xFF);
/* configure the clock for transmitter */% M& J- y" m8 i3 ^% x* ?5 {
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);( @9 Z' M; ^' ?# H/ G
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
( W" ?( R4 Q: R1 I! N0 W/ \McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
. O$ \0 b  I. M0x00, 0xFF);/ t/ A, [: c& Q) T' C
5 D# @4 R  Y  ^+ _' r, D  \% ~
/* Enable synchronization of RX and TX sections */
: E9 n# @: T7 ^* kMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
, O( g' U# J/ f, f3 H4 fMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);  `& |' V6 [# Z3 y
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*: T3 e5 k( ^" e' F$ H. L
** Set the serializers, Currently only one serializer is set as
+ a1 A+ j% N/ R** transmitter and one serializer as receiver." ~7 M3 Z. O# o% `/ i
*/6 L- g/ Q! o4 l0 T
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);) H2 y% z7 ]9 S* S& U/ r) K
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
$ B( ^" e/ H- c* P( s  u** Configure the McASP pins * B3 W9 ?, S; g+ C- A( h  a
** Input - Frame Sync, Clock and Serializer Rx% D) h# [0 k  e* e) `
** Output - Serializer Tx is connected to the input of the codec
# }$ V  ^6 T  S: ~/ v*/0 \1 b& W  V) \/ X- W% p/ a: M
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
# L5 S' T8 N! a# JMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
$ I$ P- Q' |: g) g: W+ JMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX7 Z' y$ O. J' z8 l3 @
| MCASP_PIN_ACLKX
9 y, i2 R) O5 A$ P2 s8 F| MCASP_PIN_AHCLKX
5 n: E& ~/ S) S- ^: A| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
+ {: ~1 ]  X- {' UMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
$ ^3 G5 W, y, V2 i! ~: D4 s3 ^! [| MCASP_TX_CLKFAIL , Q/ I6 i6 G/ |8 P& @8 A" v# J
| MCASP_TX_SYNCERROR7 S' d6 \' g9 G2 S# R
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
, K& U" i  k" v; \7 H| MCASP_RX_CLKFAIL7 V# t" p+ t( B0 c, F6 s: B# }
| MCASP_RX_SYNCERROR
: K1 R9 w4 P; f| MCASP_RX_OVERRUN);- j* ~5 a/ G) p2 F9 H) E4 O! R8 \
}
static void I2SDataTxRxActivate(void)4 i% |# O/ f) d6 A3 v5 v, l
{
+ ~1 G. Z* x8 T/* Start the clocks */0 J/ q+ g. H+ @1 t- r" q
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
1 j- ^6 y' `! _, Y) [8 P7 u# B6 PMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */2 ^7 D: s! H6 S5 a) o
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
/ Q! O9 N, j6 R: REDMA3_TRIG_MODE_EVENT);
+ i, z0 o, R5 n; x) gEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
+ {# L. m- @; i; ~( rEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers *// @# W- z5 _# _- l; y% X' _
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
+ t' f6 a* x& U/ M! ?McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */" F  q: V% x5 `' k( b4 C) a$ i
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */# ^* M3 |- t& F7 Q5 m6 K
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
, B4 w5 m0 B" b6 @7 oMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);6 R1 m! f9 ]- s7 P- Q2 ]% O3 C: Y, J
}
) J3 T- F) q7 x( p' Y# p
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

% G1 y% |/ D! l3 G) k! U
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-25 10:12 , Processed in 0.038257 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表