MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9208|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
% s7 k' p5 r9 }- R% Vinput mcasp_ahclkx,
% x9 g- @$ K$ Uinput mcasp_aclkx,7 i2 ?$ {0 H5 J- W- x9 G" E
input axr0,
  I) J* M0 G6 j5 H7 U4 y% g" d/ Y
output mcasp_afsr,. c  e) }+ G( M- ^2 C
output mcasp_ahclkr,
- e4 e' s9 M- p2 eoutput mcasp_aclkr,7 x1 d2 Z% T' [2 t1 g9 y% W
output axr1,
8 W: J/ w4 b( e
assign mcasp_afsr = mcasp_afsx;
9 e: A* q) t$ A0 i8 t. ~assign mcasp_aclkr = mcasp_aclkx;( X  c. B4 x1 m2 d1 s/ c! H3 r
assign mcasp_ahclkr = mcasp_ahclkx;
9 D; K& s1 N4 t+ gassign axr1 = axr0;

! E- v% t; ^+ q3 H9 w' r3 h6 D
" e0 ^! r# R7 Q, K
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
% i( q) d0 n4 \5 P  h
static void McASPI2SConfigure(void)9 P$ A9 Z6 Z) C4 C, \, S2 b3 S
{
( B8 j& {. W8 a. \/ F7 y# EMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
8 _% V5 f, X* ?$ TMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */8 a! }- [# c- `, @
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);0 \/ ?) @& h' q. j! W: F
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
* g! t$ i$ W5 y5 @3 j$ `" V2 uMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* {6 P0 }1 |: S3 n$ J
MCASP_RX_MODE_DMA);
: ]) Z. B+ S5 S- y' N3 @McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,' s( g3 h% ]! z! [+ q; N
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */  N  h7 z2 f7 @5 @* |' [
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ! Y1 o7 Y1 U$ b& \4 ~! ^4 @
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
' N( Z+ @" m* X% q$ H3 eMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 P7 H2 q& t& Y0 H* P5 Q8 l. VMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
8 k+ o2 q( f! d9 I- UMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);; |8 h9 b; `% D3 ?" i
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
: y$ v1 f; P* U' C" i& ]  SMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
" i7 I# \' e: R0x00, 0xFF);
/* configure the clock for transmitter */
" R0 E: {+ q0 m2 K( pMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
! ~+ U6 ]3 y8 A9 Q# G% KMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); , c0 v/ c! Z4 S1 F3 ]$ |7 g0 C7 J
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,, g% y7 F  X" j, e8 O3 [
0x00, 0xFF);1 e( v. Y2 J4 D

. ?9 q0 d0 t& J/* Enable synchronization of RX and TX sections */
3 k' O% U0 \( b( h$ O. u- f3 j) YMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
& G- o. {: a0 o, l! vMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
; b# G0 @! `% |6 B; h  vMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
# i9 I+ A6 H/ @, j** Set the serializers, Currently only one serializer is set as% Q7 X; d! `. S2 i& j
** transmitter and one serializer as receiver.3 u# I* w. J7 f' n& z1 v/ \2 @1 C
*/
4 p/ H- E6 b' _$ |; k8 mMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
9 b, I- ]. C. m/ |McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*. w# `% Q& y# Q$ A! F( s
** Configure the McASP pins $ \2 q$ j" U4 ]$ ?* J4 I6 \- s
** Input - Frame Sync, Clock and Serializer Rx
4 e7 U- U$ C# i5 O& j4 I5 q$ h** Output - Serializer Tx is connected to the input of the codec
6 ?& F0 J1 s" h*/( G0 ~! m( D  H  t
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
) [7 u. ?/ R3 L  i3 LMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));% j5 i2 s9 F& Y" D0 G& p- {
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX' P9 j8 L  h2 ?. R
| MCASP_PIN_ACLKX
; [' n; \: n9 B/ z| MCASP_PIN_AHCLKX* W  M  V2 S6 q2 v; h& H
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
: p9 {4 j! A. M# X& t4 }McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
  I- j1 w# g; o7 ^7 E$ ~| MCASP_TX_CLKFAIL & c0 {0 V6 C2 u2 G$ E# T
| MCASP_TX_SYNCERROR/ H" g' \% U  D0 z( u8 [" }
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
% f! F6 Z6 R: @& D| MCASP_RX_CLKFAIL
* L* x3 k# K$ `$ b/ Y. U1 F| MCASP_RX_SYNCERROR 4 W! b' F/ l& Y! S, m7 g% I
| MCASP_RX_OVERRUN);
( N; r; J4 C' Q$ i) o}
static void I2SDataTxRxActivate(void)
4 r) O7 X3 _/ ~6 s2 o( {{
) R3 ~( Z3 |( k9 D* E/* Start the clocks */$ Q0 h4 f9 B6 X
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
7 M$ X! n  M, q( t1 |# a" rMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */' F5 d* a% y! P: D% M5 b, n; F) {
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
) {1 F# n4 P  OEDMA3_TRIG_MODE_EVENT);2 {; j5 Q! F  M* L" q& v. _: T6 |
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, / p6 t3 g8 t! u9 O& t
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */4 T3 U9 v7 X' G
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);6 e; Y8 R: U# k2 R" Y% R. i
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
: Q( t  G, `1 D6 Xwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
+ H. x4 a3 e7 ]6 V* s9 @( Y- dMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);$ ?7 t- H4 M- i# m3 J0 B5 C. c
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);/ c! _! i& J+ s5 `( ]- V" A
}

0 Y6 X4 A& f  i/ l
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

# T1 L) r, h" `* o$ g
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-27 18:07 , Processed in 0.038020 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表