|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,2 \8 K% f2 Z6 C) }7 A9 y) w
input mcasp_ahclkx,) h. k) v- H9 f' ?9 X9 n' m/ U1 K; L
input mcasp_aclkx,
) n$ `/ ]( c9 e: F+ cinput axr0,7 {5 J) F/ E, j$ P
8 h+ Q$ h, b. p$ a( O; t& p
output mcasp_afsr,
: l+ P4 y/ w+ y5 b/ o: c/ |output mcasp_ahclkr,! ^9 \8 d1 R1 A% O1 Y, q( @
output mcasp_aclkr,
" ?; k0 X$ X0 Doutput axr1,
& N. n3 V5 y( r3 ^7 ~* W assign mcasp_afsr = mcasp_afsx;9 M' l; `. _4 d7 H
assign mcasp_aclkr = mcasp_aclkx;
5 g, M8 x' h u; a6 Passign mcasp_ahclkr = mcasp_ahclkx;) j! R7 s6 \+ m; _3 w0 g
assign axr1 = axr0;
: P3 {+ b5 f$ K% ]$ w, z, N3 I
# R4 z G/ j7 e/ N+ ^( I在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 8 l' R9 }) {5 Z
static void McASPI2SConfigure(void)
& b( A" K9 K2 T{: F- o8 z, W$ k9 P
McASPRxReset(SOC_MCASP_0_CTRL_REGS);, W& O) G9 E0 s. O
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
: b6 {* \. m+ H9 ?; z2 |5 A5 `# oMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);1 ~, w' ^6 ?3 x r, j
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
7 r1 X7 t$ ?! H! UMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,0 y' ]# m$ x- ]8 n
MCASP_RX_MODE_DMA);
5 {; P/ t. Q$ O- S) ]0 o4 Y# DMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,- u1 G% X3 J$ x: q. E; G
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */ G1 E7 t1 v$ V9 V# a/ A6 V
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, + f* a: N3 M7 ^- L0 O6 Z4 W
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
4 d0 F9 q" ^9 l" F1 S' kMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, * X* x* s( W$ ^* L5 s
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
$ m; Y) U4 r/ k9 m" sMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
9 |2 G7 I1 \! C* l, pMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
) B" ^ n8 J, X9 `% Q" [McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,' Y1 v, V! r1 r3 g
0x00, 0xFF); /* configure the clock for transmitter */
5 W6 Z4 f% a8 T% @1 TMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);+ {1 K6 _: I( O7 T3 I9 L$ S
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 6 j% F. X- j( T* x2 T3 d
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
x) K7 }0 F* D0x00, 0xFF);
+ T# A) P! \: [9 `& v2 o# Q+ ]: b
/* Enable synchronization of RX and TX sections */
* s: @! r* T/ p- v+ a! bMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */: P: v7 x/ I- X4 }" F& p
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);* p L: Q& Y0 e5 o6 G) p$ a$ ]
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*2 i3 F @0 k8 C2 S$ j1 Y1 J
** Set the serializers, Currently only one serializer is set as( G, A6 r A ?8 C( p1 f
** transmitter and one serializer as receiver.# G% d1 e* |4 D( l( K
*/
- a9 g/ u$ W6 R0 ^( ` y9 CMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
$ D9 Y; k6 N/ _. ~6 t2 zMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*# h) a- A- O9 ^! F
** Configure the McASP pins
/ {3 i2 i7 D2 a** Input - Frame Sync, Clock and Serializer Rx3 L) ?& n% C5 s( `
** Output - Serializer Tx is connected to the input of the codec ' S7 Q5 H' C, y [ d$ P1 S
*/
+ h5 I3 |( w8 D) I7 LMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF); B/ s, l' E1 ]$ n2 c1 F
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
; d( l I4 f" SMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
j B& j5 { T- J+ V2 ~| MCASP_PIN_ACLKX
0 g9 a1 Z) B3 M: t+ S| MCASP_PIN_AHCLKX/ H+ T" G# X, {$ B( T4 T
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */1 e: I3 x; H4 o7 w
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR : V, G' V5 ^" Q6 K
| MCASP_TX_CLKFAIL , l1 M- m) P2 k# y. v- T
| MCASP_TX_SYNCERROR* Q+ B+ |5 k# b/ l! W/ k1 |# J
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
$ J/ y( Y0 B: @6 a& E| MCASP_RX_CLKFAIL3 K2 m( @6 c$ Q7 k$ D- K) _
| MCASP_RX_SYNCERROR
& t1 L b# V% n H) V2 {| MCASP_RX_OVERRUN);8 s ]: p& O1 V5 P; |' h, z
} static void I2SDataTxRxActivate(void)
: B6 L% X4 ~# W" a# l3 x{
" }. n; f# I) a) y4 I/* Start the clocks */
2 e3 A; ^7 y( @0 oMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
" }6 g- `7 t& Y0 WMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */) ~ S2 V8 D! [$ x# C
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
, e) T7 G% H9 G9 U nEDMA3_TRIG_MODE_EVENT);
; E5 A3 p, ~6 V& ^/ }6 wEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
! y- y9 \7 y- ^5 P6 @9 ^3 cEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */1 Q. L. K | m9 G
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);2 }, X. k7 {* B: N7 x8 f, n
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */* N8 A8 t# f2 x7 ]# W0 J8 Y/ O
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */! M9 P0 |& }, {) k) m1 t0 O4 L4 m
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);" s( e. L, t ^3 ], O- u& v
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% U6 y' }( j/ m0 k5 ?) R} $ J1 v) q1 P C9 d7 {
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
1 h' q# [2 b5 [2 V+ } |