MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
) b. t9 L* Q# c  p; z3 P0 V- Linput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
2 D0 ^" M  }2 O2 N. F7 S
output mcasp_afsr,
output mcasp_ahclkr,
  p/ D# y6 N3 Loutput mcasp_aclkr,
output axr1,
" Y( Z# i" s: }" _

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
6 A# |+ M) Q) N! \  E  Iassign mcasp_ahclkr = mcasp_ahclkx;
7 p& a; Y  w, j/ Gassign axr1 = axr0;

2 g0 |- j. F. }; K" Z5 ~$ F/ s

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

' t9 Y9 r- b$ J; f; @

static void McASPI2SConfigure(void)
5 s* p( L/ `" N  q4 p" x{
* {$ ?% \- l1 P. E- oMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
% Z- J3 s/ n% R9 g4 MMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
9 U( U% T" J0 {McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 k6 t: j% ]+ i6 i* IMCASP_RX_MODE_DMA);
( P7 `! P4 j) M- C% v/ i+ v. ?McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
( d% X# ^& R  K1 P4 BMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
% ]* }. A  @- ?. H1 s4 m$ o1 OMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
# `4 y, R# n% x9 R5 ?& U  r* pMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
! M& s+ m# h. u3 a+ ~McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
, f- M6 |7 t0 o0 T" M2 H: c2 jMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  o3 a7 v" }9 BMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
- u# l, H! g3 R2 I* f* V0x00, 0xFF);

2 r- H+ b/ ]7 e" G/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
) j/ F  ~' a( v- ~! Q** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
/ ?  S$ i+ g0 f; N1 f6 Y*/
% d& K* I7 \6 T) E7 z$ ^McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
; D. g  `  `! |# C2 Z+ RMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
0 l2 I9 k+ W3 @*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
8 f4 B0 A5 _- p6 V) p+ YMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
. ^1 b( R$ J3 r6 y4 TMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
$ ?) ~! l( ~  [8 h3 F| MCASP_TX_CLKFAIL
0 S: |( W6 @7 B0 i| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
) s8 T7 G6 C$ ]5 `+ R6 Z| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
1 Q; X" e- f2 |" X' n0 i* }- A| MCASP_RX_OVERRUN);
' \8 a/ l$ \# P8 I$ Q. l* B2 G}

static void I2SDataTxRxActivate(void)
{
* R" `! g* F: s1 X0 s' K/* Start the clocks */
! \, X& I* W" B* TMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
. _* {8 _4 V1 K4 |& C9 C+ CEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
' k  v! ~& p9 D5 M( e7 g" CEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
6 y: J3 _4 L$ i/ c; R: R' C) uMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
  @2 O. J9 n" vMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.