|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
. j+ L, K+ Z5 ^5 Y1 binput mcasp_ahclkx,
7 r6 X( T. X/ \3 y$ [3 n) J! D. {input mcasp_aclkx,, z5 f" M8 @( ?; G8 L; j$ F$ o
input axr0,( H/ g) m) ~4 ?1 @7 D; M0 B$ V. Z' s
% n. n& X0 B0 k1 ]output mcasp_afsr,+ {' g/ J, M# b: e
output mcasp_ahclkr,
3 F n. `: t, {% _: doutput mcasp_aclkr,
8 a _5 c9 a( }output axr1,
) d% A7 D) i0 u: {$ }0 ]4 K assign mcasp_afsr = mcasp_afsx;0 h" n7 A7 g& a, ?4 P
assign mcasp_aclkr = mcasp_aclkx;
- B3 d8 n* }$ o8 d. Uassign mcasp_ahclkr = mcasp_ahclkx;
+ d. x b' L6 l9 H. Y0 n& jassign axr1 = axr0;
; q. a5 U6 ^9 K
4 j' a4 e" W# c1 f) R3 \在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 5 o& d+ b- X# \
static void McASPI2SConfigure(void): F! x/ f1 r; G; X5 Q1 A: S
{1 ^ h! P! O/ Y, N
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
3 y* d8 W3 S* U# x* e% {& |1 W: X9 jMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */* A0 ~ L, k+ g& s. [% I. d
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/ R: e6 F& m5 }$ @7 R9 e: wMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
' N y0 }* c: H2 E8 h jMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 r! s R* o4 |, D& r& WMCASP_RX_MODE_DMA);
0 `7 A: c4 A r; y- PMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* Q* D& }6 t$ [$ T4 O) H
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
8 X: [( o& a; cMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 5 @; |2 f7 S. H
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
0 h. q! j* {9 ^3 B+ LMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 u$ }$ ]5 V7 DMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
& S9 A: h0 }; ]( E) ~/ Q+ @) TMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);) @8 \. l5 J8 P) U$ S
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ) v7 H$ @; S ? s
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,8 V0 [. D- z7 ?: P2 P# f
0x00, 0xFF); /* configure the clock for transmitter */
0 t5 b" c4 l) ]/ l. J0 yMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
; N. Y( p; Z uMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); * O7 Y; i! ?( b4 ]7 d# Z$ r
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
' ^5 g# A# r0 I% S6 |0 I' [0x00, 0xFF);- A/ j0 O+ _7 ]8 @' v7 E G2 {
' f1 D. ~2 I% C9 y5 ?
/* Enable synchronization of RX and TX sections */ ; M! I0 k7 L- t+ w1 G) T4 {3 y$ @5 e
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */0 L3 P2 J6 K, z* `+ K8 u" I
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);) U* i8 x, j$ @7 q8 i+ H0 _7 l
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
2 g+ C0 l3 _2 ]* j: \: Z- [** Set the serializers, Currently only one serializer is set as
- ?. w+ g( c+ X1 y** transmitter and one serializer as receiver." I% B/ [* f$ J7 D) ~7 j# h3 F
*/
% h9 ? m+ r& l: e7 v1 C9 y5 z! NMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
7 X I6 o! E8 m% M( ?4 M( ZMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*$ R3 X2 @( j( o5 P
** Configure the McASP pins * ~8 g8 x9 k4 b
** Input - Frame Sync, Clock and Serializer Rx
; U) E0 Q; I" d5 Y3 l7 \5 S** Output - Serializer Tx is connected to the input of the codec
- C4 U' Z9 N) j, ~9 D*/
- r3 I- n5 W1 F' |( }McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
! T. X. V4 _' |% B4 CMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
" g6 A2 P5 I" Q# M" @McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX! y* h' \( P/ [; c' k
| MCASP_PIN_ACLKX
: A1 n/ p6 o1 }0 R) || MCASP_PIN_AHCLKX
4 F! ]$ J: j7 R5 w8 @| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */3 o4 s8 M2 D! V
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR . B2 y4 V# l8 `' O/ F
| MCASP_TX_CLKFAIL % u$ {* h% h; R7 u6 }
| MCASP_TX_SYNCERROR6 a+ q) c0 k" _& w7 n5 T
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 3 H$ Y. Y$ N0 P' O$ W/ w) k
| MCASP_RX_CLKFAIL5 o; O7 {$ F) r5 F" E
| MCASP_RX_SYNCERROR
6 ]% L8 z8 L4 h2 I( W& t| MCASP_RX_OVERRUN);
' e0 D$ h2 \; q: k4 L} static void I2SDataTxRxActivate(void)
4 \3 {' x% ~+ g: f{
. q, U& c7 D! P+ g) _/* Start the clocks */
3 b# @( n: R$ c0 p+ UMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
% y7 P0 U# a6 C( l. Q* x% LMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
+ z7 h; R1 n7 F$ DEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
, T# S* o( H1 l5 s5 J' ^ a7 WEDMA3_TRIG_MODE_EVENT);
, @1 n$ d+ E* @; q6 ` c1 U- z9 R. `EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
2 C' |$ M! W. s4 C+ O0 c4 qEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */; }( v: f- |; T: v# t4 F& f
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
4 x5 I R3 D W- \1 j& y5 jMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
+ s( E6 g( s1 u$ t2 {# ^: w$ pwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */9 ?/ {6 T3 b2 V0 }+ }5 u' v+ P6 |
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
8 z: R6 h3 o: f# a* xMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);5 }8 D V2 Z0 g
}
$ a. ?6 r# u, A请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. 6 M7 E7 e- k& x
|