MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
1 X; }" ^9 D# o+ T/ }  s+ einput mcasp_ahclkx,
# @2 `  l3 C& }- sinput mcasp_aclkx,
2 ?6 N# a- }. Q/ N) ^- [/ ?0 Vinput axr0,

5 m- A- r% i1 _$ F3 n# Voutput mcasp_afsr,
6 r; Q3 G: s2 `0 R3 c0 W5 H2 noutput mcasp_ahclkr,
) g& E' a# j" {output mcasp_aclkr,
4 Q, k# M& q: q* j5 M: Houtput axr1,
% I, }9 |3 T( a: l+ W5 \/ K

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

4 ^2 v) H( y& l1 d

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
3 T" j) T+ R( u. n, H- y5 @6 d{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
0 G0 U9 \% L7 ?7 e8 Q! |McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/ e" ]9 m$ N' f$ B$ BMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
" l( y2 n- [8 |! N  _! o' GMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
  @9 o* R9 F9 U6 |& N, \McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
. T; T9 ~0 D& }7 p. p# j# L2 BMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* v1 d+ ^/ H( T( b* tMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
* }9 Z2 X, x9 nMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 e' r) c/ D. R3 }2 pMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
" T+ H  C0 b' ], Q3 mMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
5 J5 q) Y: P7 e: \1 q0x00, 0xFF);

7 i( e% l. K% e. z+ }/ Q9 Q9 ^/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
+ C/ d2 ]& l4 `  v4 ^** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
8 a' e: h3 V7 N3 f; @, KMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
! N( g; K: `/ U9 _  P. u** Input - Frame Sync, Clock and Serializer Rx
+ E3 O- b" |* _% W/ h** Output - Serializer Tx is connected to the input of the codec
*/
* x  e6 g, ?# ^' s; [9 O* OMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
4 x) B4 V. e  i  y- DMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
5 C6 D8 s3 B& k- F" B2 ^| MCASP_PIN_ACLKX
; v  B, J6 D+ u! v6 ~  Q( R| MCASP_PIN_AHCLKX
- t7 g: G) j! t( a. p& }: [| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
# O# T" F+ I  L2 E! _0 B| MCASP_TX_CLKFAIL
$ ^" c* H& G! k! f& Z| MCASP_TX_SYNCERROR
; V7 ^4 u; H) t4 d5 {( T( E: I| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 J5 d5 i  ?: }4 H/ G" G5 W| MCASP_RX_CLKFAIL
% D/ o5 _6 H. T1 p& _| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
1 B1 y/ E3 x6 T7 v2 d! aEDMA3_TRIG_MODE_EVENT);
* b2 @, H; ?  Q8 nEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
; h- c! X) @! r2 ?' NMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
' H3 K6 M; \9 X/ j* M/ M3 D0 w6 n. N; jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
9 h. ]" [% c6 @0 P( [8 k6 VMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 S& y8 c& u- c4 x. ~. d! P}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.