MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
& y( \; b! Z  S4 Oinput mcasp_aclkx,
3 B; p2 V3 j1 i$ G& Sinput axr0,
& g9 r1 B/ l$ T6 ~9 k
output mcasp_afsr,
' j/ S* \. f0 Noutput mcasp_ahclkr,
( b, x2 b% Q2 f; s$ u. ~+ l8 aoutput mcasp_aclkr,
output axr1,
& T) Y- d3 d. ~3 `- E. B  p! \

assign mcasp_afsr = mcasp_afsx;
9 h8 W/ k5 U8 _  U8 aassign mcasp_aclkr = mcasp_aclkx;
5 m% ]" {  V$ N: a* v+ d. H4 p- nassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

, y- a" p$ D8 J' u/ g
$ X% e, x( T3 V$ C! i  ]# c

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
: `  U0 F' c' B& i  L; w0 Z5 `) n{
6 g3 d# }' K! p7 m+ ]. fMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
" S) ~& |- }: }: HMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
- ]% W+ \: Y( R" _7 WMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
/ Q3 P4 [# A& U5 OMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
  M+ D" U7 }. [( u; S3 dMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
& f  g( F- A! jMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
9 d# Z' y1 F, M' @0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
. x7 U% s: d9 }% h# rMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
1 [4 u1 X+ v4 m/ _; Q* U" ^, g7 p( ZMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
4 f2 Z2 E, U: r0 c2 a0x00, 0xFF);
# j) O' j# C8 I1 A% C) l
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
. t5 \5 ]& o1 gMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
0 Q  @. \) _" ^/ Q# L0 S- M9 n*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
  T1 C  }" a  ]; S, @- ~! v# b** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
. M# v: d7 _4 s9 {1 fMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 e0 M" ]1 o3 O$ ]$ m* S# e& ~" f; M4 pMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
" c* ?7 z/ U! d9 y4 B" _| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
6 k- D" {/ @( Q' z! q! ^+ ]5 X| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
( g- A3 ^# @4 `1 q| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
* s: L# `) p9 C0 u| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
5 I8 V+ n) w, l| MCASP_RX_CLKFAIL
8 ^, W% A/ ]$ B| MCASP_RX_SYNCERROR
+ X7 U, l, f  x1 o$ p| MCASP_RX_OVERRUN);
. h. ]. n: I# q}

static void I2SDataTxRxActivate(void)
* o% X* s( ^% t5 g8 j: x6 o{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
# O3 V, F- }+ g9 l: |McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
9 L+ B' h' D2 U$ B! M4 p. n! tEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
' ~( B) u7 C1 |EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
. t! v7 Q" d+ U; G$ n, b0 N3 o8 oMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
9 s# p6 D! }1 ^& Q+ }  ]while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
  k- ~  y1 m3 ^" e8 v0 ~McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
' f4 _& t# b4 g' }) L( h( vMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
7 k% c2 i+ o  J* _' D}

$ z* S* G2 Z5 U  N& k3 [" T2 B6 ?

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

# d  L$ f' e9 l  {& L. c