MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9479|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1213

积分

金牌会员

Rank: 6Rank: 6

积分
1213
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,8 j  M+ O7 i/ U  t0 S! L
input mcasp_ahclkx,$ J* u  D5 V+ O
input mcasp_aclkx,2 f. F' Q/ b" K6 @: ?0 I6 {
input axr0,
2 Z; D- K3 k+ {+ f8 Q1 \4 s  q  I6 V- v
output mcasp_afsr,
* r1 B+ ^+ p2 [output mcasp_ahclkr,* ]4 D; X0 r/ A: F/ M9 r- A
output mcasp_aclkr,
9 F0 D( B; o8 w6 u, e% ^7 qoutput axr1,
! B) _% d( F4 N- |
assign mcasp_afsr = mcasp_afsx;0 i" A  N6 a# q& D  B4 V1 t  L/ n6 p
assign mcasp_aclkr = mcasp_aclkx;: ?4 y0 `8 L- e+ ?+ G
assign mcasp_ahclkr = mcasp_ahclkx;0 y( G! D7 J& \* `
assign axr1 = axr0;
3 q) P, o: A0 k7 ?/ `

8 T+ K3 \2 h8 X
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
* `) n9 r9 T. T
static void McASPI2SConfigure(void)
0 o$ B+ Z0 p  T{
# F6 f4 Z: P# s2 O" xMcASPRxReset(SOC_MCASP_0_CTRL_REGS);4 r2 `/ X- g" N( B# {0 B2 P  Q
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
! V# I( P" E* D1 SMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);& x( \' T8 }. a0 `
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
  _( z, O% A/ P3 s! W- SMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,4 c- u0 c8 M! U; I0 J+ J
MCASP_RX_MODE_DMA);+ M2 G  y& v' e* H5 V# p# M1 j7 H
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
& `/ }4 ]5 v2 D( g: D' d$ LMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */0 m% P: ?" J+ x1 P! j/ a
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
+ _; C/ J. P3 P: N- QMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
. c5 \% N9 S( M& D7 C/ FMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
6 |' k% ]3 `% b* B# I7 u* wMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */8 t4 W, F4 u( I3 Y+ k) W8 Z
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* q5 O' ^" ?( ^& z$ j) HMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); * g$ j9 Z3 W+ E5 D: a9 g
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
, w+ X9 ^/ J* F4 U( K% y7 u0x00, 0xFF);
/* configure the clock for transmitter */5 R1 o  _0 {1 g1 B  I6 }2 d/ t' Y
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 v/ O* ]0 E7 h+ U! R% T$ rMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 6 }  N0 ~3 Z+ ~( K
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32," ]9 C, a  g5 V
0x00, 0xFF);( `: \( w* u$ s" `% J
* n( i9 b" r* X- N( ?3 V
/* Enable synchronization of RX and TX sections */ ; S5 N. C) y, m+ z
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */. J3 Y5 X2 ~# o" W/ x. F
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
) H3 |1 k/ J7 ?McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
' b* x/ ~& A( B& t** Set the serializers, Currently only one serializer is set as% `! i7 Y' P1 B8 z0 t, n
** transmitter and one serializer as receiver.
/ `7 |. Q# O6 s  L" u4 T6 Y*/
# A1 v$ G7 w: s- v0 K! FMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);& i( g! D8 J) j6 B7 ~& ?
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*) h) V, t! M3 E# s
** Configure the McASP pins & h/ j$ Z/ F) j6 N* N- }
** Input - Frame Sync, Clock and Serializer Rx
9 r, t7 N3 k! j0 u1 u9 k6 C' Z** Output - Serializer Tx is connected to the input of the codec ) @( i7 \  ^) ^6 t- B( c" b( {
*/4 _( u0 S4 |. D4 c6 Z) M' w: L
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);" r; h# M0 ^, i7 o
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));. f( N4 i4 m- c
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
* R; A, s6 l/ |) \. C7 p7 M| MCASP_PIN_ACLKX) B8 e8 M; A$ S8 n6 ]+ J3 r, j* N
| MCASP_PIN_AHCLKX4 ~1 p9 H$ U9 |* K. u: T: j
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */, Y- w4 S6 J! @" K0 l2 a
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
1 J8 n* ]9 @' A( H3 t$ || MCASP_TX_CLKFAIL ( z- G8 p% u0 a( w! J6 ^' }4 r+ D
| MCASP_TX_SYNCERROR1 z6 Z0 o, {, [8 M- J0 M) b! ]
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR + l+ L' J# @7 c4 u1 w$ b
| MCASP_RX_CLKFAIL# c* x" F6 Z2 M2 C6 U6 \
| MCASP_RX_SYNCERROR
, J/ S4 W( L; s3 U| MCASP_RX_OVERRUN);
5 v3 n/ I5 O+ J; H" @}
static void I2SDataTxRxActivate(void)
! u! `# e* i* a{: G, R# H' U* W
/* Start the clocks */
2 q0 S  o4 i$ yMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);) m0 h" o* q  r
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */8 Q& g8 A6 G: e$ `& F  f
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,9 l2 Q! i7 O. |; p3 i
EDMA3_TRIG_MODE_EVENT);$ d/ p9 D2 H% O: H( y/ y. o5 g
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
9 n+ k% U8 _. A$ m5 ~$ K7 j. QEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
" A* S$ j% R9 t( [7 \$ l! ]McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
0 \0 }% P7 M( }/ l% Y" N  SMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
: ]1 K  N% ~% L' y: P5 twhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */8 y% O: g* x" v1 o8 ?  ?$ V0 l
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);3 k. d: Q! [  M9 D
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);' n  ^0 E9 ~- d2 V$ P# }, d
}
" u. @; G6 _: c: `0 H
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
) ]3 e2 y( u. E$ o8 V5 e/ f; K
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-11 19:18 , Processed in 0.040501 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表