MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9181|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,$ m. d8 `1 u0 c+ ]9 r* D
input mcasp_ahclkx,* m0 y; T+ \7 j( k- M
input mcasp_aclkx,
  @" i; r5 o8 }8 K# tinput axr0,
% x/ L7 M5 e" F) P2 g6 Y1 @% Y2 ?
output mcasp_afsr,% W; Y7 G! \# o
output mcasp_ahclkr,2 \* o/ H  |* [& H6 O$ d7 k
output mcasp_aclkr,
: l- O+ m9 b+ \9 h1 V4 @- }7 `output axr1,  p( A' R: X) L$ h7 t9 u
assign mcasp_afsr = mcasp_afsx;0 g1 b- x/ k5 W# g3 r) L# d1 f
assign mcasp_aclkr = mcasp_aclkx;1 I8 w! O6 i; d
assign mcasp_ahclkr = mcasp_ahclkx;# a- I* w! Z' y. @, F
assign axr1 = axr0;
5 N. ~% X) z- K6 A: @
' Y+ c% w! c+ B0 h& S' B
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

6 W- K9 z5 v' k. j
static void McASPI2SConfigure(void)& {) N/ K" T( G, |: l/ K- ~
{
$ ]) K7 J) ^  u3 G. v- ?6 ~McASPRxReset(SOC_MCASP_0_CTRL_REGS);; ~# R; H; i, \6 T) I2 z) G
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
9 O3 a+ o& ^1 ]  o" rMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);  j0 _1 n: j9 c2 S
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */+ }3 Z0 C1 X. C
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,: H5 f9 h2 u, C7 ~" X
MCASP_RX_MODE_DMA);
/ i9 E7 c# c9 ?1 E: K1 W% [McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,0 }3 n4 n# g/ Q! r
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */7 j+ `$ \- h8 B5 }3 w1 n
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 9 Y7 Y3 C/ u6 i+ D
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);* j  G3 h8 s4 v. H* G
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, $ N+ n7 L* ?0 S+ G5 ]/ O) }/ p% r
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
+ _9 d; c  k  KMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
5 Y, Y: d8 D* ^. f' VMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 9 p+ b* l( a2 ?0 Q/ H2 k
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
* |' L6 n3 D3 i0 c- F6 }9 V* R0x00, 0xFF);
/* configure the clock for transmitter */
$ e  p5 V, P8 \0 M! l. o7 uMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
$ O- `4 _( e9 ~0 h1 ^8 n0 w) `1 |: MMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); . d7 p% i, Q  K( p: d- ?  e
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,' \$ o7 M3 o: t1 R% r( P
0x00, 0xFF);
( n; z) i8 G- a5 v% G8 B! x5 e8 {- J1 d
/* Enable synchronization of RX and TX sections */ . a  s1 g6 H6 \: A3 ?
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
/ ?7 C2 v( y4 y3 Y$ g' A% r5 V( TMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);8 O9 F- ^5 |; d
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*+ P- C; W: \' @' f
** Set the serializers, Currently only one serializer is set as( H0 A( {* F. C, i7 P/ k5 s
** transmitter and one serializer as receiver.# x# b! g: O& q% @+ D6 {
*/
! E" L5 o5 c& F7 kMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
, g; D, b: D8 ZMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*7 k+ J" |* d6 w
** Configure the McASP pins & [2 }: e' d; z% f# K
** Input - Frame Sync, Clock and Serializer Rx. m$ O1 G- q3 B- w
** Output - Serializer Tx is connected to the input of the codec   L5 Q! L) b+ I& J. F# G
*// H% p. v  O" z2 R8 V- Z. J
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);. g4 o: k; C& m' }% L. S4 H
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));' `/ ~9 _5 `. d: d" Q1 M# b
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
9 D9 C* X6 y5 v3 Z| MCASP_PIN_ACLKX
/ |9 n5 g( L! D: {0 z& V- K| MCASP_PIN_AHCLKX* f! x0 e. A2 N! {5 Z, Z
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */6 v4 H2 k% q4 U. _) ^9 N, {
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ' g6 `9 [. x" v" R" U+ D
| MCASP_TX_CLKFAIL 5 f2 f3 ~9 Y2 L3 e% Q- J
| MCASP_TX_SYNCERROR# L( Y  r( X8 u/ w; s% H
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ' F- B* K1 n8 F' }) [; A/ ]
| MCASP_RX_CLKFAIL
. f8 ^7 A8 h2 D- Q| MCASP_RX_SYNCERROR ; V7 }8 q1 B9 ?$ \* w+ B- c: h0 p
| MCASP_RX_OVERRUN);" j# g) E, f2 C1 l2 O
}
static void I2SDataTxRxActivate(void)
: B( z; y( z4 N{
( X' g- D/ `) x! Z2 k' q/* Start the clocks */
2 n2 P, y  S. S1 ?& IMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);* e  `3 I5 v* b4 p
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */! X8 J+ ^. F& J- c$ e
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,4 F* Q( n# n9 H
EDMA3_TRIG_MODE_EVENT);7 w, O+ t$ j- v: q: N5 c# T$ J
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: \9 i, A9 K& W' F7 D* CEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
# r7 @1 {4 e: m3 k0 KMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
  ?# j8 ~4 b7 K* H( PMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
, D- k& i" V4 V; E1 v6 X4 K5 Qwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
" v1 s) ^( ^+ G  B" d/ ^) HMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
; t8 E! ~/ T7 J4 YMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
. k/ H; ^& u) f- v  {3 k0 p}
1 I' w9 `5 ^0 N) e( S
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

9 D9 j. R/ c" H7 L- G# l
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-26 06:10 , Processed in 0.042299 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表