MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
& y: q4 K9 y( ~% X) z+ X1 _# `8 ainput mcasp_aclkx,
2 T0 a. y/ ?& U/ ainput axr0,

! Z4 ?$ Y- N% Coutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
/ \: ~( @3 K- g  Y1 c9 V+ [3 ]7 }2 ~

assign mcasp_afsr = mcasp_afsx;
  a4 L) m" i8 o# x8 z; Iassign mcasp_aclkr = mcasp_aclkx;
5 ~5 U1 r* a2 r8 i# _# D& k! T" Zassign mcasp_ahclkr = mcasp_ahclkx;
# a. Z' F5 {6 ~8 L5 t4 P$ |assign axr1 = axr0;

9 D+ @/ v; M2 c# S( }9 |) Y
) Y; g' @$ \: M, B; u4 ^

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
$ c' D6 w0 _1 K  g4 a( {( tMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
4 a" T/ p" D; h2 XMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
* Q- k9 O2 K$ X7 T. p8 i  n% MMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
2 p/ i( S, A' h  D. D1 QMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
; |* _8 p- D% }7 y4 VMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
: ]# F5 L: \4 WMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
; t1 K  V8 W6 h. |: Y, o+ A4 iMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0 Z' R) b7 Z1 D5 P2 I) g9 U- r9 M" d+ s0x00, 0xFF);

/* configure the clock for transmitter */
+ M  p! X8 h' MMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
8 \5 T% U8 U% H+ J8 y# CMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
1 V1 V6 U. B( `3 v2 B. \+ p- x: T0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
# {% Q1 r- h5 YMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
% V9 V2 T2 K) IMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
$ g% ^( ^9 h/ \( @4 U** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
% M# T  t$ I) z+ e0 X% ?# ], o** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
5 C$ h  Y: `. x5 e' K+ T*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
5 F, x2 y5 {/ `; f2 v  N, w' i$ DMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
( l, g) @9 ]5 P/ z) @( ?| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
8 T/ X9 a5 |. x0 s; e" E| MCASP_TX_SYNCERROR
5 N0 R3 R* q0 j7 g9 G( T* D  j& F| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
8 p! a  q& j1 ], B4 l. _| MCASP_RX_CLKFAIL
  m* F! n8 B. t* z# m. H| MCASP_RX_SYNCERROR
+ t- Q7 Z/ ^* O# x# I. f/ _1 C| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
' b- }6 [9 l9 O2 L7 |2 E{
/* Start the clocks */
7 Q5 Z) v+ i2 y" d6 \- TMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
& W& X& I! P9 ?$ xMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
3 |0 x' H% j9 Z1 W) ~. x; s3 ^+ q$ m4 B& kEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
" S, s- Q( p* L  k% U" rwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
0 Q8 h3 l" p* s0 n7 `McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
* y& i+ l- Y& CMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

- e1 U1 N- A' m% z; h3 q