MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11962|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1215

积分

金牌会员

Rank: 6Rank: 6

积分
1215
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,1 K3 C# e/ y% Q3 \8 L
input mcasp_ahclkx,9 e. G: \2 G% }
input mcasp_aclkx,1 U' j9 X. S! P5 E, T' J
input axr0,& o* e8 V- `2 P! i4 S1 W" N

/ q2 U- @, @9 q0 p* i9 Foutput mcasp_afsr,0 M" \/ c2 V& G$ N
output mcasp_ahclkr,
& ~- i# M2 |9 l8 x2 soutput mcasp_aclkr,  H1 Z: l% ^( D* e6 t5 N
output axr1,; w' z4 Q: U0 g* E$ U
assign mcasp_afsr = mcasp_afsx;2 P1 S9 {6 @5 C3 i2 W
assign mcasp_aclkr = mcasp_aclkx;
* W) c# k- e) K  n* Rassign mcasp_ahclkr = mcasp_ahclkx;6 C% o5 H6 ]0 W  m6 _
assign axr1 = axr0;

0 O5 }% A, ~% V- j5 V
7 ~4 Q1 [  D. g5 H+ @
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

! B1 l: V1 R3 X7 E& M
static void McASPI2SConfigure(void)  \9 Z1 H3 W& @5 l. k5 g+ O: d4 N8 {
{0 i2 j/ m& G/ q+ C! U1 V3 \
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
2 j/ y2 _+ K* b* b9 RMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
3 D& E' d6 J" A) b; q2 f+ HMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);1 `3 V& f& Y2 Q* q
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
2 y9 L- U+ l- g# wMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
- r; B0 g$ H0 \* k; IMCASP_RX_MODE_DMA);9 e$ O) T# [2 _4 C* q
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ _8 j( h7 v' B) v) T% M
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
' U; ]5 j% R/ J0 v: }& \McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, $ J7 p/ i- q) ]* M
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
" \, R; y7 }1 K& O7 ^McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
6 P4 N, E% `! T! t* A+ Q2 QMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
" f( k: ?" H& c+ PMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);/ H% x! E" J" N) }
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
( U2 z& \: k: Q8 ^6 F) [% ~McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
6 ?/ q# M* e( ]0x00, 0xFF);
/* configure the clock for transmitter */
  d6 ]1 p3 z; d! }" M# XMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);) T$ I( Q; l3 x, @) P5 {
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ( r! w! Y6 `, a
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
+ F/ c, N" m: N3 @0x00, 0xFF);
; v& c& K  _4 G$ q" K- ]( C& L1 D3 \( |
4 g& J1 w+ \5 A; w2 P/* Enable synchronization of RX and TX sections */
: L& R& N) F) N: d' ZMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
3 @4 B/ L6 c% S; A1 h) H& r  ~McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
* V2 N" [, h" D# ^! O+ o6 o2 H/ sMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/** n- T! I) q* {7 S
** Set the serializers, Currently only one serializer is set as1 M8 O: z  N; q* X5 ?
** transmitter and one serializer as receiver.
$ p+ C) N' i0 M  ^$ M& D*/
8 ~0 E+ x" f9 k: ?9 R% ]  o1 hMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
- j5 z' }/ K2 rMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
; S5 f' y) Q2 c$ e! V** Configure the McASP pins % z. B. l* p! X; P0 P
** Input - Frame Sync, Clock and Serializer Rx5 R5 q" B! A* V) B3 Q, S. `& X. O' p
** Output - Serializer Tx is connected to the input of the codec 4 Z0 M& ?. f# L+ M4 U; q
*/+ |9 X) P. m" p9 V7 I! h+ Z& ^
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
% I2 m& n& C! I0 z$ o. }McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
  m) G0 s% P2 g8 W! ?McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX$ E6 G' J" U6 k% \6 D  T
| MCASP_PIN_ACLKX
- M3 q$ H: ^0 D% Z' k2 ^| MCASP_PIN_AHCLKX# W" [$ @# h/ X: |: H9 q, _: ^
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
8 m' n* A, _+ c, jMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 0 E% d$ u! _5 p) \% w
| MCASP_TX_CLKFAIL ; M- ?1 W% J/ X2 W0 s) |) {
| MCASP_TX_SYNCERROR
; Y. S& c9 g2 Z  W1 v- O( G8 k| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR & B) a/ S+ j" E# J
| MCASP_RX_CLKFAIL
. P  d# @1 ?9 l7 S| MCASP_RX_SYNCERROR
" t: B. V3 N8 e1 D6 h6 q+ v| MCASP_RX_OVERRUN);/ p  F8 m. w4 _3 Z
}
static void I2SDataTxRxActivate(void)( f0 a% [7 _1 S
{# |4 F. c' x* i4 I/ W
/* Start the clocks */
& f, n1 ?: S3 sMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
! X; E8 q" @; B1 c( V  OMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */. i/ r' L. q' }
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
$ f" w* a& X+ ]9 N$ TEDMA3_TRIG_MODE_EVENT);
1 t/ g" {- o* F6 m+ J& [7 S% V/ wEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
* U0 b+ i5 X7 n3 M" `EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */5 {# M( O1 t! K% a& o5 Q" i& B
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);  g& n( ^; J, [3 ?; o9 {# b
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
+ p& j1 X* L  B( n4 `9 Bwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
2 W* |, b% S9 l9 {9 oMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
% m/ G: \  ^) dMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);' C' h2 Q" o' c. B1 F- m( t$ v) W) @
}

! Q  O* }# v3 K7 m7 z& a
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
! c( }4 l% e( T5 j
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-22 08:46 , Processed in 0.040572 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表