MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
2 L/ O1 J1 P: t5 b- zinput mcasp_aclkx,
: @9 l5 M, l4 G2 Hinput axr0,
' s! T# `- ^: ], O0 Y  g2 l6 W
output mcasp_afsr,
8 `: i4 o: j' [3 _1 ]& \output mcasp_ahclkr,
output mcasp_aclkr,
0 d8 N# X  g: z* j4 poutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
2 q+ }& k; Z- A& }/ o/ jassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

+ o: d8 e. L/ C: \
, ^3 }" f6 N% P2 y

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

5 Y( }/ X9 \! D8 D2 |# B" u

static void McASPI2SConfigure(void)
{
; e, k" K5 L/ H6 i2 [7 oMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
) Z: K+ C, t, U% U3 K$ [( O* N( IMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
+ n; I# T8 @' o  }. OMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
+ H: e& P3 p  a$ O$ I" uMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) l6 |% [% O6 k" |MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
, J) b+ ?1 u1 o! G& iMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
0 ~; z. D; Y9 q4 }+ A8 L! CMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
& ^. D5 Y* S2 T8 ~$ ~8 p* y# }0 oMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
# Y' ^; F; M% K4 Q1 w# f; [McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& A- p9 m! k( c. [; ~0x00, 0xFF);

/* configure the clock for transmitter */
) N7 E9 b6 U# _+ l9 KMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
) z9 I$ a: x- |( NMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

. n/ j( S' b" M6 i- Z; v% g5 Z/* Enable synchronization of RX and TX sections */
) K# E7 H5 F3 e' k5 wMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
( I% P: C  D6 q$ _McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
0 r7 L- e1 y/ R/ U  P** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
3 W5 S7 h/ }5 n1 H* j% y2 ~*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
6 M! \. ~( S- U  `( R* |" l8 HMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
* `8 H$ ~7 [: ^! N5 k  D** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
, {1 Q* R+ E% B8 {' W** Output - Serializer Tx is connected to the input of the codec
9 n1 A# h& S; Q% w* z*/
( S, e" M) \6 E) W5 c6 EMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
% X) `" O+ M$ x& b| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
2 x+ j( W% {( v% T$ I| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
; R; Y8 l+ J' _/ F. x| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
3 n5 z- J0 p* y  j9 vMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
$ R! r: t$ n% @% w$ i7 hEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
# ?4 i; q" e, n' E9 G  FEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
- X) F- e, V- ?EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
4 g) d9 Z3 ^' x8 o, wwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
0 m( e5 s9 w+ p( `/ M: b' B1 M3 ^McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
9 [. q3 l$ w2 {6 P8 h& K/ }McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

) j1 r# S! j/ s! V& U