MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
  v2 }0 H, ~/ Q' u/ Pinput mcasp_ahclkx,
input mcasp_aclkx,
) O) D6 |8 @/ a# W8 Dinput axr0,

output mcasp_afsr,
output mcasp_ahclkr,
) O. @2 Z! d. Y1 X/ F+ t. youtput mcasp_aclkr,
  z# U8 v; b' k" O% U, \1 i) r$ ]) moutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
2 ?4 A  s9 ~- c/ Oassign axr1 = axr0;

  f  t4 W6 Z4 g

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

* B. n$ m$ b; ~1 x9 h; ^

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
" f8 u# a! @$ d- [5 S6 SMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ f6 B" V1 l4 Y# ^! a5 `MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 S, F1 ^* f# Q0 FMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
, k1 P( N* L- q- H( gMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
& L5 m2 k* x. \0 ?9 |" k. zMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
5 s  a) j5 X6 U$ EMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
2 z9 K2 E1 J. BMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
# Y5 v& j+ C' Y0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
2 x& M5 R4 t/ ]3 K; tMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
8 S+ v1 k: C6 h$ Z
/* Enable synchronization of RX and TX sections */
5 h( Y# g* \# ?3 e8 Z( M8 m5 Y' dMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
2 K+ A1 U5 u: P' X6 F1 C6 p: }) A) nMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
6 m! w- g* d' o) \: K6 I** Set the serializers, Currently only one serializer is set as
/ _4 _' R7 E  q. l8 _; ?: X/ W** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
; P! X. w9 i, H( Q% F: {; h7 \3 oMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
' B0 t% c5 ~: w/ v! l** Configure the McASP pins
* x: J( U* m4 J; w** Input - Frame Sync, Clock and Serializer Rx
: P8 p& P( f/ b* P- W: T1 |** Output - Serializer Tx is connected to the input of the codec
3 i! e& h% C' |8 x*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
& u, |; T$ b' G9 J$ q" w1 dMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
# G; w8 r# \3 s2 u- }McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
0 U0 B% M$ B! n: A& ~( V8 U| MCASP_TX_SYNCERROR
/ L' G" A: R8 h; t5 x# \| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
8 P& ?1 p6 j, ^8 o, P6 G| MCASP_RX_OVERRUN);
# L8 a3 I! |$ e& V}

static void I2SDataTxRxActivate(void)
( d) Q1 e# `/ C; q& N{
& B3 ?) d% U: B) a/* Start the clocks */
2 I( u' F4 B4 B9 f2 T) B0 ^  ZMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
% W. `0 T# i* G. q, D% o+ pMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
8 p4 C5 m# L4 ?! E1 h  ^" x% |EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
7 u& N% ^; m1 r# }6 CEDMA3_TRIG_MODE_EVENT);
4 _$ Q7 y9 F* zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
$ u3 g$ Q3 ^. Z8 x4 ^! @% O6 ]EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
4 s( q7 C4 S5 O2 _. o5 \9 [! H: P! OMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
3 R& Y- u- G$ [2 v# bwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
, j& d: z! w% h* GMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

; B! }7 Y! \  e4 D1 F) [

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.