MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10183|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
6 E7 r: h. O  o) F/ J1 binput mcasp_ahclkx,
6 K6 a( \( g. p& |* M; _input mcasp_aclkx,
# O- a* W8 G' N; [2 t/ Q9 a# finput axr0,
; s4 m, P2 O- f8 N, z6 ?3 J9 E. @1 b. V
output mcasp_afsr,1 o4 {: A# e( u. q5 T. v
output mcasp_ahclkr," i) S' M" ?" f4 E9 W
output mcasp_aclkr,
9 d; K/ o3 U8 S1 ]output axr1,
9 f9 G" c& n( n& ]9 P
assign mcasp_afsr = mcasp_afsx;2 h; o& Z0 i3 x* ^4 T- M% J  X1 R
assign mcasp_aclkr = mcasp_aclkx;+ [! J" l6 H( @, v* K
assign mcasp_ahclkr = mcasp_ahclkx;
! R4 V/ z# |4 U: Uassign axr1 = axr0;

' |& Q8 j9 r3 s, c* w  J  a% u- Q. C
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

# M4 V2 f6 e# W1 ^1 {4 X9 x
static void McASPI2SConfigure(void)
+ M% e% z/ d1 ]/ }/ X! S, h{! ~# T, b% ~$ u
McASPRxReset(SOC_MCASP_0_CTRL_REGS);, r8 _5 A" N/ S" x) A6 G* {
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
% j+ r" S) d! JMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
2 O3 Q6 N+ D7 t; p8 f7 T( [$ |) `McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
9 m0 @" [5 N# }: d. rMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,; j5 t1 L' D4 @- x/ j' i
MCASP_RX_MODE_DMA);
8 Y9 x2 a5 W2 v" e' nMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ R5 k$ O# O. A( i: \* J
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
. J  _$ `0 O$ BMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 8 o" t6 ~' E- O* r, w
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
4 [) ^  Q; T  A+ {McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, : z0 N3 w" D* d
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
% I5 B$ ?3 }( o, ]( n6 d( \McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);1 F! t6 Q5 D, E& a* m' C' ]
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
: A4 C+ Q# _$ ~0 uMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
" o' ~* ]) b7 L6 Y0x00, 0xFF);
/* configure the clock for transmitter */3 I3 U) N$ e& `, G2 V
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);5 [& v) Q! [! a: {) y
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
" y! j1 V; y# H6 zMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,7 S/ Y- F0 ~9 z# D3 K5 i
0x00, 0xFF);
. G; n) Q1 A' V' n0 B2 q6 Q% O6 Y% T! c5 A, O2 `* D
/* Enable synchronization of RX and TX sections */
' `* R& V& c, o/ {- N2 X+ m" zMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */$ ~) b- q. c" V0 ]7 n
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);2 V) Q: }5 S- T, G+ N
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
+ P& {7 v3 ?; r, s9 @; P3 ]** Set the serializers, Currently only one serializer is set as, @2 P$ n" [; M6 g3 J
** transmitter and one serializer as receiver.5 }# K! Y0 X& v% F
*/
/ J7 c. R0 L: e+ vMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
4 ]. F. d: u' Y$ \" g: v% VMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
4 \3 i2 ?2 }9 `/ q** Configure the McASP pins . c3 K* R% V; m6 d
** Input - Frame Sync, Clock and Serializer Rx( `9 v: Y1 N: Y+ J
** Output - Serializer Tx is connected to the input of the codec
' f  s7 X) U5 F*/
4 p9 v8 b8 u5 B4 ~  nMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
, Z. }, @7 o$ gMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- X/ N) f" m1 W, I1 SMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
- q; n+ F2 n2 W' e| MCASP_PIN_ACLKX* d7 r/ X: r# U7 |' ?6 N. c& y
| MCASP_PIN_AHCLKX7 _" e( o" ^3 t7 N
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */  M) v- O, w2 A+ ^5 p9 R
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
, u9 z1 w& b8 J" X! M| MCASP_TX_CLKFAIL
( e7 r" T2 F! g| MCASP_TX_SYNCERROR
+ W- u  T8 |( a| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
6 M  E4 G+ S& T% k6 M4 d  w| MCASP_RX_CLKFAIL
9 J4 b5 u" ~; s' z" }% }0 f| MCASP_RX_SYNCERROR 5 x) l! Z" ]9 g& V% r
| MCASP_RX_OVERRUN);
3 q3 K3 D, s4 n' h: q+ H; j5 n% ~: h}
static void I2SDataTxRxActivate(void)
* r) Y0 B" g/ M9 N1 B: g: z9 ]) x4 b{6 ?, z1 K& t1 {# J! `" j* Z
/* Start the clocks */
; l- w, k! S9 O$ B. Q. ZMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);0 ~9 V3 w1 R5 R' i
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
7 S# S0 E' g7 u- ?% f8 rEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX," j$ V5 H9 t8 g1 N& L/ Q7 v
EDMA3_TRIG_MODE_EVENT);
4 v8 W7 I/ H$ l2 A7 w  hEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, ( B/ O* z2 H/ m, t& n
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
6 T4 y' W  O7 v7 Q& Y% |+ EMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);- J' v' p. f7 L9 R: v
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
  \  u+ N4 e3 s5 r' wwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
4 `6 i9 T8 \( g" u( }% }McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
' [4 F" m* K3 DMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
# ~, r2 k  G3 t/ _7 m}
" z5 ]% T% ~6 r- G) ?  U; \& R
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

" ^+ w6 l8 n, Y
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-31 01:44 , Processed in 0.039738 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表