|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,6 g1 Y- Q6 N0 W% N
input mcasp_ahclkx,
# ]- ^* [3 N: S- E }input mcasp_aclkx,1 T# z* N7 U/ g( y O3 J
input axr0,. p# p6 }( x' g% y
6 I) V/ h+ b8 q& C7 s9 i# K
output mcasp_afsr,5 O3 l$ }8 s' [1 f, z
output mcasp_ahclkr,
8 Z/ q3 {0 N( ?output mcasp_aclkr,
! J( s: F* ?2 D& P' C6 J: ?output axr1,
& u: G9 z* Z! B9 L assign mcasp_afsr = mcasp_afsx;
6 y; H) y/ y1 s nassign mcasp_aclkr = mcasp_aclkx;
* X9 X6 B9 ~% P' Y" x# d' M2 Iassign mcasp_ahclkr = mcasp_ahclkx;5 ?4 k- c9 M$ f) g# H! R# L
assign axr1 = axr0;
- e0 E Q. F* e7 z, n/ ^/ [: I" O Y Q, v2 ^
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 4 [; [- ~) @2 L! @/ L
static void McASPI2SConfigure(void); b2 b5 j$ K" Q. A- o. ~$ X7 Z
{
9 F# J$ H7 p, a2 {2 f3 |1 C2 d, }1 [McASPRxReset(SOC_MCASP_0_CTRL_REGS);' c3 T9 M" t8 ~# {. c* J" q
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
/ h. I! L7 L6 }McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);8 h7 |. F6 q& _* l; v
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
' b) l# b9 J, U0 wMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
7 x0 R4 b) q# u4 I" j- ^2 QMCASP_RX_MODE_DMA);
% F1 k' p4 w2 Z/ C7 O6 e; z& m3 ~McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,0 `$ @% }7 i% W3 I1 p' j* n: S
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
+ V8 r4 c( ]; }+ X7 q& YMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
, x( H9 j5 e- Q; }MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
/ I; z, d; Z( A2 {5 d" f iMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, _6 q E6 Q4 C1 t2 T n/ R/ I
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */. d1 m5 {! m% d: u
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
5 O) D' Q8 Y$ I& Z5 O4 |) k2 i4 jMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ; x. {; G- H) H& e) h& M/ U- A4 a
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,, A& \0 ]. u+ [, W! z
0x00, 0xFF); /* configure the clock for transmitter */% K+ u1 C1 r" r6 I
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);1 Q% B( ?" o8 u( R2 s( q$ k" `" {
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
) J# h; `( V8 U* |; N- Z6 ^& O$ dMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,8 B2 f, ?" k! A/ f$ a
0x00, 0xFF);+ ]1 S% J9 ]" @ [( Q8 |% O
3 s1 _, z% H, {) _# Y2 b& o/* Enable synchronization of RX and TX sections */
; y0 }: x+ D3 i3 AMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
& h: Q0 g! p, C) c/ ^& WMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);: [; d- g! A) w+ U( u- z* c3 G
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
* J, u( h7 D4 u, M' }** Set the serializers, Currently only one serializer is set as
' e) u2 b$ O6 e2 u** transmitter and one serializer as receiver.: J7 j+ b0 k$ E% R+ l5 S3 Y+ ^
*/
7 j% U: N8 ]3 q/ j6 j5 z1 SMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 P2 P6 }" S( j: Z& i9 E- zMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*- i/ w2 D A" j
** Configure the McASP pins * |" {! _/ L& { i' e/ L8 w
** Input - Frame Sync, Clock and Serializer Rx
" I" z D, G0 E5 y) k; c& O** Output - Serializer Tx is connected to the input of the codec 2 Q1 }2 j; b1 J. ^* T l/ ^
*/
: F+ n( F1 s4 `6 Y$ l+ yMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);, R: e5 r$ \8 S" B7 ^
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));0 Y5 \8 @, c( E" ~, T# J
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# \3 ?; H2 F; M, h' {| MCASP_PIN_ACLKX' j; _# v: j. m9 K
| MCASP_PIN_AHCLKX
0 z1 ?2 S) O" @| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
J4 Z0 w8 V5 k4 ]4 Y7 C3 sMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
" w1 K5 ^2 @+ b& x: M8 ~! W4 B4 @+ W| MCASP_TX_CLKFAIL
$ H7 B! x$ d! ?- C| MCASP_TX_SYNCERROR7 K3 M$ E ~9 b$ _0 J
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
' @; m* t7 ], f( _1 g| MCASP_RX_CLKFAIL
6 I* n# `+ X3 _! t* r2 H4 B K/ I" D| MCASP_RX_SYNCERROR + t$ U0 q* t7 |3 A
| MCASP_RX_OVERRUN);9 _0 ^7 _4 _+ J/ K( l8 I
} static void I2SDataTxRxActivate(void)3 b( _/ ~/ w1 @
{
% J; o" M3 ~2 b- w( g5 ]/* Start the clocks */
) P4 l# O5 E0 [* h3 R& @9 FMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
0 X6 G( x; u$ H7 R8 _6 ^9 PMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */, c3 d k c) l" }! P0 Y4 E
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
; f' a# G9 A) i* }" I* r0 lEDMA3_TRIG_MODE_EVENT);$ a& K; ]+ @3 ]" q+ {' p
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, ; S. j7 ~& N3 H9 I. w6 ]! `( \
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
5 t! ^7 ?) n: V8 F, Z- ~! L. XMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
; h& H: B! ~' P' i1 B* w: J8 F; \McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */& k9 S, v' T9 B* y. u. z9 g% H4 p
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */: i' j, E' o+ H3 m- E
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);/ K6 s5 o+ R1 \' B6 v
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);- e, p$ ?8 p# v6 e r
}
( O5 k( R9 H( R N) `! |$ Q3 R请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. : F+ K) @# l4 g3 P
|