MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
) S# E! X0 V0 q- A. xinput mcasp_ahclkx,
# t& x  U0 ?7 ginput mcasp_aclkx,
input axr0,
+ D) {" @  c/ r( T7 N: Z9 e. i6 D
output mcasp_afsr,
output mcasp_ahclkr,
6 c* h; R. n; v" O, X+ h' }+ n7 Eoutput mcasp_aclkr,
output axr1,
$ \3 i- i; s! k) \3 C2 Y# O) K( K

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
4 s. R) S1 `( e2 z+ ]" Nassign axr1 = axr0;

2 l% S; v+ X# s+ Z

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
% T0 A. Y" K$ I; }2 dMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
, m# }5 m' _8 u/ M- e1 ]# eMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
1 |3 P) V% P7 J/ e9 o& c9 QMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) r, I) d1 ~' z1 d5 eMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
- T5 [: Q2 U8 J& qMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
0 p& F( m2 `' o) mMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
' z: E4 B: U2 KMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
, H3 q. q* b+ z5 [) I5 |) o# TMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
+ f( J5 r1 Q0 U$ q! j$ FMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) [- w: g! T' l% l# k0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
& G5 r) Y' d9 Z; j- E* ?McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
9 F' r, H, D9 Z0 m. eMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
) p9 ]" Z1 l& D0 Y6 I7 p" o! C0x00, 0xFF);

9 b) L- b3 g$ k. i, P, e/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
% ?# R: H  z' B! L3 K; Y9 xMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
; J0 A: W7 V/ F" t- ?McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
0 |" n- G# u: n* w** transmitter and one serializer as receiver.
# {9 J" f& v4 b( x3 P& f' C*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
/ H. w# p: ?7 s  r4 X** Configure the McASP pins
3 f1 |- h3 q2 M) ^. W: f+ I( ^** Input - Frame Sync, Clock and Serializer Rx
. v, c% Q5 e+ `# X7 v* Q** Output - Serializer Tx is connected to the input of the codec
6 z9 Q: G9 [8 [8 V*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
/ F1 V% y# ~* T8 V" m$ C' iMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
. X: P- D% ]* ?0 e/ S1 j| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
8 C7 h* k) w) \* V2 g0 C$ L* e| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
, g2 l6 w2 G! Q; s  `| MCASP_TX_SYNCERROR
% f" V7 F! G/ q| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
  Y+ X  F/ {: h7 |3 W( l: k}

static void I2SDataTxRxActivate(void)
{
6 i( X! Q& v# l7 k1 B/ Q% A/* Start the clocks */
2 _5 p0 x3 B2 C" vMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
+ K, `  N" O8 @# Y5 Q0 }( PMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
# n0 M  [6 o- [EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
5 F! P+ ~0 M: a. t* @# A- ]( E1 uEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
8 r, P( a8 a2 L: \2 Q, {McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: q0 R1 h, I- d5 v( K