|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,, u: Y. |4 w. m5 X' e
input mcasp_ahclkx,
- M' p, `/ U: }: y, j2 winput mcasp_aclkx,
& @- z' y) ?9 H7 minput axr0,
- O( m, z/ P' h! c
& p+ w/ A: \; ]' Houtput mcasp_afsr,* h2 }; E1 T6 Q1 S$ g
output mcasp_ahclkr,
( F: Q7 ~7 _+ `5 Qoutput mcasp_aclkr,7 J2 F v( l2 s5 T
output axr1,. @% y. H3 f4 i2 L9 ], \! D
assign mcasp_afsr = mcasp_afsx;
7 u6 S/ ]3 i+ d, L9 ]2 aassign mcasp_aclkr = mcasp_aclkx;
+ a: o; x$ D4 Q9 ?0 ^assign mcasp_ahclkr = mcasp_ahclkx;
6 w3 ^3 E/ F1 rassign axr1 = axr0;
4 d+ Y; w2 p) Y2 i
; a$ ]& l% @2 [4 a在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 & s4 ?7 |, i4 s% o/ L6 Z
static void McASPI2SConfigure(void)
' d& b, U6 H4 O1 A6 L8 F{ F) G, @; A- B0 s, s! Z U8 n
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
6 R( Q. d$ N5 q, Q0 XMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
2 u7 {5 l( t" i$ i+ E. T* n2 _McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
! Y4 L. @) S$ ^McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */6 t3 ^* r& d7 d
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! z4 J8 Z1 S/ \4 O' jMCASP_RX_MODE_DMA);
+ D6 L" P+ t4 r% G: }, QMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,3 B1 M8 l: r D0 f7 ?3 j! @
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
. q- g' M( ~7 {4 sMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 9 V7 s) e% b" o c
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);' _; G$ H0 Z7 k; r; _$ \% V
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, & r3 n4 D4 ^ r$ U# Y
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver *// ^: E' K* p8 _/ x
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
& v+ L! B5 b5 y! d4 _9 k" BMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
6 f7 F' u' Q) V" b# ^! dMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
- l8 [* N# q* @1 n5 F5 ^7 e6 ^+ k0x00, 0xFF); /* configure the clock for transmitter */
; ~4 W( S0 T: v; f2 p9 c5 M, L6 q2 XMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
( B( |8 y( C$ \; x) N& D& l& U2 RMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); : }0 m' r4 L' B4 ]) f
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,. {, J4 R7 V7 F7 z% _% ^
0x00, 0xFF);
0 k8 i4 G4 [! ?7 w7 T
( W' D8 K# n0 Q: Q1 C+ f; e6 |/* Enable synchronization of RX and TX sections */ / R! L$ M. {9 p; {3 }& K( D" k
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
3 A0 y; k! m! @1 t) o& BMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);! |' Y, F& w* ?. ~; r. l
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
1 ^$ i5 A. {& ]** Set the serializers, Currently only one serializer is set as0 F0 C- I: c/ Q# K* T' _7 u' m/ Z
** transmitter and one serializer as receiver.
3 _; e7 b- E8 |& }*/$ K1 Q, A- v$ u6 |/ d
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);3 D: k# C3 \1 O$ s9 c" N( |! i
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
9 s- G; d, D1 c- `9 P' @" _( c A** Configure the McASP pins $ }) U2 n# Y. ^
** Input - Frame Sync, Clock and Serializer Rx$ V; E8 t2 W3 D+ \6 M( |
** Output - Serializer Tx is connected to the input of the codec ; G% K' | R5 @& N2 F: V# T0 p
*/: j. E) {6 Y2 _
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 S0 d) W8 w& I+ Z! j% |! [+ \McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));3 l1 T$ J! Q9 |5 t+ s8 ]
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX7 ?* y% W+ l5 y
| MCASP_PIN_ACLKX
! E8 [$ H$ ]5 M/ `' J| MCASP_PIN_AHCLKX
2 t1 R: q; U2 W5 D* c| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */7 q4 W C, M# s8 b& d/ C
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 6 T! E$ x. Y( Y3 t3 p; L3 i
| MCASP_TX_CLKFAIL
( {. s t# q1 f. W% {% k: w| MCASP_TX_SYNCERROR7 s, k& A% }) K/ { M- k( G
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
4 n T7 E+ s C: t5 n9 J1 T| MCASP_RX_CLKFAIL
- ]. O! s3 J* H& e( D8 Y! Q5 C| MCASP_RX_SYNCERROR 3 H+ \4 o8 T f$ O* X4 z! C
| MCASP_RX_OVERRUN);$ r( A. X$ R( G) ?: B) M$ S
} static void I2SDataTxRxActivate(void)
1 }2 \# C0 m) e. v, L1 m* N{) N% ?* |1 k0 e' Q% }2 e/ c+ U1 K
/* Start the clocks */1 s7 c: C& O9 G3 |, k* v; ~
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);/ }* u9 o8 Z1 v, A$ [ D5 |
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */2 v5 [, I, Z6 g6 a8 H0 _9 l% D
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,2 T C+ S6 ?3 ]/ F6 u/ Y
EDMA3_TRIG_MODE_EVENT);0 T% T8 @+ F k' H. K
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: u( h) z' A- I! o' A9 i% E XEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
4 U, _" z5 |" C; i0 `2 ^; pMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);5 Y; L b+ V) ^' |
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */+ h3 v' v( j' [$ X0 |6 \( P8 X
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
" }! O6 Z* a5 o) U, f1 n7 pMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
2 u8 m, e( S1 ]# O( `6 ]2 X( _2 cMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);5 L$ i& c1 J# y) ^, l6 t
} ' v. c s) W1 c1 I5 A- z9 Z
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. 9 X6 c ]! }4 Q0 j8 {& c4 G0 y
|