MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
: F6 V' X9 a9 Dinput axr0,

/ U- \. f& g/ ?& u5 ?1 ~output mcasp_afsr,
% W# l* r+ k% h9 V- h- Z0 z6 i' zoutput mcasp_ahclkr,
output mcasp_aclkr,
; a' E$ U. z8 e7 J( B* Woutput axr1,
% l5 D; Y* b7 L% |

assign mcasp_afsr = mcasp_afsx;
7 ]5 Z4 C9 P1 s( A; nassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
, [4 ]! w0 S  n3 C' ^assign axr1 = axr0;

: l7 H' m+ w, Y
: D9 n8 `# h: ^2 Y

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

- {9 X& B* m. R+ S0 H8 I

static void McASPI2SConfigure(void)
{
* G' |) W* ~! ?/ e! K5 U7 ]McASPRxReset(SOC_MCASP_0_CTRL_REGS);
8 N# G1 ?1 _& E; W6 }4 WMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
/ K/ b+ |$ ], Q. z+ D# y1 e1 xMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
/ p( O7 q+ ^* ~" I; B+ OMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
2 T  Q0 e( h  ~9 b9 }/ mMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
- a, u8 i( D* A8 ?, WMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
) u# [. r) W. t8 ~7 VMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
- n- C* f* F! y+ O0 l7 e0x00, 0xFF);

/* configure the clock for transmitter */
: N2 t  l: W" ?. r* }! dMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 L2 B  }% V4 g7 CMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

" p4 L0 n6 ]2 r/ Y# e, f/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
* y* P) X1 w. QMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
/ A6 i- u3 h- [) b9 n, U: KMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
5 `4 B0 ]* D% O: w- t2 c! qMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
2 v( H6 E: N% l+ Q  r/ Q** Configure the McASP pins
, h% p' m) a2 U" s** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
$ x: O) f# I9 B% A3 S$ ]*/
/ ?: Y0 s/ y6 H5 |! oMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
( ]' o! B5 B- K2 b( o| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
) Z; }9 y8 m, ?1 w| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
6 a; v5 S/ S* a4 w* Q' v{
! N" ~5 [3 o" v' x; c- [) K$ R, W/* Start the clocks */
  ~) m% m9 x; `, ^. gMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
: W9 h0 L* S7 R) S) b! jEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
% u0 G0 w) I  w' {7 N" jEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: m/ A( L' C+ Y# j) REDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
; p; o1 e6 B$ m/ g7 p& @' YMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
  `4 Q- t2 P+ n* L3 Z3 K7 ZMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
% W& P6 ~" j' A2 z9 @3 k! P' N6 N. hwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
$ F# F/ I& S. T1 x2 K9 r2 s0 W  ZMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
4 {) [# g$ J1 A: |! F}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.