MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
4 b' A3 h$ v2 a9 Ginput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
' E" l8 E& T5 @& n
1 w4 L* M$ z' ~0 [% ^output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
4 _6 X- i' _7 h6 Uassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

* r( Q; ^1 J( E/ F" Q
- N: C! D3 g; D% }; `0 E

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
* O8 `- a2 e4 d  L5 ?{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
1 k) Y4 R8 Q: k7 s- IMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
2 T3 y, W6 ~0 s' P4 N2 A2 rMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
7 T4 o2 L( F) z& v9 }. ~' X! IMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  e% ^4 p  y4 k( S2 K+ |MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
: M4 y# }, K9 v$ s; @! w* ?McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' M6 U. }: _' x( `! H$ G+ LMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
# w; T9 [) [" X; M! |7 M3 b+ Y! K( fMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
! c& }$ e5 K* {1 k% T* @McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
  Q: V$ w4 O& J% P- `" ^McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
6 _; A- m8 y6 D) [/ U** transmitter and one serializer as receiver.
& C* f1 `5 A7 v*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
* o8 O. |- L- U# ]2 @# h- }** Input - Frame Sync, Clock and Serializer Rx
9 I* m8 {: @9 m  Y; [** Output - Serializer Tx is connected to the input of the codec
. f3 V/ |3 V% L/ p. X9 G*/
# Z" I; c' W3 |1 a* zMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
$ {$ a' \( ^) B& \! k$ |McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
4 ]7 I0 B! o3 ?. a& X$ ]. NMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
# [$ X6 r) Y$ ~) S! n* M! g/ I& M| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
! V, N. l5 x4 F# V| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
) z/ e  s; j# J& r9 @- Y. ^% R| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
7 I. p* Y, `# @2 [: O4 ~| MCASP_RX_SYNCERROR
3 }# d" Y# r8 z| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
, V! h1 D# A3 \& C1 X{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
6 g# N4 d: ]! @1 g6 V7 |& G# b7 GMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
$ m0 f* s2 p3 Z. v) IEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
6 }# o' K/ N4 i$ z: R2 hEDMA3_TRIG_MODE_EVENT);
$ W% H( o; X; x3 aEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
) ]/ ~3 v0 C$ o' @1 u( @) jEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
. N' R$ s5 h/ GMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
8 a; u' K* \2 s: t- A3 g" k: zMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
+ e* x, q: _- S) I! Z. H5 c, f0 h- P}

9 N/ A" g) O1 s, N& T: W$ h7 r( u

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

2 ^  d! ^) ]5 D% @  }7 ?3 r0 z8 j' b