MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9927|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
. h7 j5 [8 p0 \: l& x$ J7 _$ \input mcasp_ahclkx,& l3 i5 V& @. s; H
input mcasp_aclkx,
2 p& l3 R* B6 J$ M. Kinput axr0,
8 P( i5 P* F1 E0 M) N( ^2 D6 ?9 o! s( p
output mcasp_afsr,
3 w% z1 [% z4 W& f( w# T6 Loutput mcasp_ahclkr,, ]7 |7 v3 b' |, L' o. ]9 ~7 T5 `2 T
output mcasp_aclkr,: G9 X" m. w9 ^) _
output axr1,4 ^! A' P% B7 ?# `* _3 [0 ~+ Q
assign mcasp_afsr = mcasp_afsx;
2 f, @: Y4 d$ L, iassign mcasp_aclkr = mcasp_aclkx;
3 A- j3 N, b, i! Q9 ?) Cassign mcasp_ahclkr = mcasp_ahclkx;# C/ f2 I& Z0 |( i  |/ J8 z. e- k! ^' X* {
assign axr1 = axr0;

5 c% r6 t2 Q1 Z' q/ ]
+ Q+ N3 [8 I$ w0 E$ e2 ~
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
% X/ s' ]) D+ K3 ^. F$ ^
static void McASPI2SConfigure(void)! x5 N$ Y& |! d. H
{
' ^' D8 R6 a4 [McASPRxReset(SOC_MCASP_0_CTRL_REGS);9 R4 |6 U+ v) I8 M7 J; q
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
( O& q( l+ j; {9 ^9 p# A+ G* @McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);: U- I3 f' h# C3 h' D
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */6 S+ r+ q/ _+ c! f! |
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,# K1 \: I& E9 A' \# p, `5 P
MCASP_RX_MODE_DMA);
; J0 [2 s8 ?8 {; [4 _McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,7 k$ V& k/ I/ f. l) n% l/ x/ t
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */) Z) f1 X* Z* m1 r  D! v
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
. \& a4 b. k0 d! VMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
6 ]+ y' s* Q6 I7 E' S3 MMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 4 T( D9 n8 U& ~, Z1 H
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */: u3 i; T: j, \6 Y: ]0 O% z- }; T
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);9 O" g$ @4 X6 l. o
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
1 O% _' R$ E, |. R0 oMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,; W) f* R+ I9 c. V
0x00, 0xFF);
/* configure the clock for transmitter */
7 [8 f2 Q# d" E. dMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);+ s  [+ X6 A! J% v
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ! S6 \* n8 Q7 Q; x
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0 ]" L3 N% @% M0x00, 0xFF);
- ~) O/ K; n5 A7 s3 r8 {' R( v. b
! j. }2 i3 e+ K2 O, t/* Enable synchronization of RX and TX sections */
9 F" q) V, @& Q7 ?" M, }) s5 a% hMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
; {& c5 x$ x2 JMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);8 d" J* d! p4 Y
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*3 y) W# t* @: ]) g8 F2 o
** Set the serializers, Currently only one serializer is set as: b/ t7 P# t4 B5 m
** transmitter and one serializer as receiver.1 t5 i$ e" \; @* u
*/% H# ~# F6 D7 o- [
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);" x/ [- r" ]$ n9 r
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*, H# I* J( a3 g) K4 J
** Configure the McASP pins . H) C9 ?$ w) ~. K" o1 v( |4 t
** Input - Frame Sync, Clock and Serializer Rx3 p# ]* F9 {; I8 r+ j  r
** Output - Serializer Tx is connected to the input of the codec : ?7 h9 O0 Z5 h4 k. X6 _8 d
*/
6 l. K$ p" `  [8 LMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);+ d. z& G# t! a, U. X! j
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
/ o5 J' L0 o* Q* g' Y1 v* HMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
7 [. m, E+ S) x! [8 G7 k| MCASP_PIN_ACLKX
# Y) ]; j; y5 C5 C8 p, s| MCASP_PIN_AHCLKX
! ^4 f* Y3 x6 V" b| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */' j6 j( Y; \& K: l
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
3 `' b) j, u/ ~" o6 ^$ {/ S| MCASP_TX_CLKFAIL , I1 l! v# Q* J4 H9 K
| MCASP_TX_SYNCERROR
4 H1 u6 f$ w% N: G7 R  o4 i| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
$ T2 e9 o; J9 G! C# H! v; A| MCASP_RX_CLKFAIL' z/ S4 T0 D3 q! m- T2 o. h+ S. U
| MCASP_RX_SYNCERROR
! i7 ~4 O3 l/ v( x# O, W| MCASP_RX_OVERRUN);
, y; Y; N0 q% u4 N8 @! @}
static void I2SDataTxRxActivate(void)2 _, x; i  z: t& [; G$ M; L
{$ z, `7 n3 V: K9 w
/* Start the clocks */
9 R8 S5 Y' E8 D% YMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
$ ?, m% @& k, W6 o: TMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */' H- K  @; a6 h2 j; ?
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
- v$ `0 G/ U- B9 u% FEDMA3_TRIG_MODE_EVENT);
+ [, U8 L  t: q2 e) p" D! n9 A; fEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, / O' E& c; T( L6 F6 B
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
) J2 y/ a/ {% W( c; [, @McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
8 o; G; q, u# Q4 f8 `# iMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */+ F8 c& p6 P5 ]  |
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
, J. P3 V9 c( }- PMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
; _4 A9 F5 A! k) {$ B3 \9 v. vMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);, K2 q! b# e0 u
}

' \+ U; n9 }' j
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

8 G2 b5 \4 l$ C! n. m4 L$ e
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-24 09:33 , Processed in 0.041553 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表