MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
+ t9 Z$ }* s/ E" C8 ^" Oinput mcasp_aclkx,
! |" `0 U6 n4 finput axr0,
. p9 I5 ?, _+ O9 Z8 B
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
$ y1 w: d' P4 ^1 u, {) d' Goutput axr1,

assign mcasp_afsr = mcasp_afsx;
1 m: f& ~" g! V- massign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
: C4 H' e# e5 }assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
  T7 p- A( {" O' }% @( @- u{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
: x& i/ S  v, e8 kMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
0 v1 \, \  ^8 Z, u8 \* fMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 ^$ z1 v( X4 `4 w7 u! O; ^4 w+ kMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
; Y- O6 r6 l7 u  }! PMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
7 F/ F1 W9 x+ bMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
4 ~2 n- _' f% }" w7 U7 i, Z0 z2 u$ X% jMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
( E3 E: x; l1 d8 k0x00, 0xFF);

/* configure the clock for transmitter */
4 p6 a2 x* y6 Y5 tMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
1 G* Q$ j) i; Y. G" j0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
6 c9 U1 V0 }' @8 {/ l8 r; r6 p5 UMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
# R2 k" e/ h/ `McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
* a- W3 X& d0 X/ g% v# a! i5 U** transmitter and one serializer as receiver.
*/
) o9 s( S6 V" f3 j$ _) |5 aMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
9 T; k: Q( p: R** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
* V2 w/ o& K4 d* P. ~McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
# l9 ?- P+ q3 s$ B6 _McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
$ E$ X: b& u  N3 m5 W| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
/ f; U$ s' P$ v1 y) EMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
6 x8 P) ^) ?5 d' h* v| MCASP_RX_CLKFAIL
( I- _/ D! s& E) J| MCASP_RX_SYNCERROR
7 y' f, J& S& E( ^* H& [6 F| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
( W& u7 H6 F5 m! t  M) O{
+ C0 Z- @9 J0 M, i& J/* Start the clocks */
" m1 A& n, A' K/ |McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
% ~  Y  X0 `9 L1 n+ p2 @EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
' b% }1 G; r4 R3 m" X  qEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
; r/ J6 e' G: m7 N' _  gEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
. p4 l: U" S. V& {7 |/ vMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
" ]2 N. T" o+ F; Q, e  fMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
- N- b' g5 [! {  TMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
5 H- a- ]$ B$ l}

( j+ V  P& v- C& e+ I6 T: [

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.