MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
2 K/ y( K1 k0 Qinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
6 o7 p1 r9 `. h9 ?assign mcasp_aclkr = mcasp_aclkx;
- Q; q" w' Y, j7 D/ B8 ]assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

1 k" B) x5 B- l" w
5 c, e5 ?! U$ D( U' `" z! q

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
  ?  F( H5 l" x( G( c9 o  q+ K% F{
" G) G' Q& V* e9 m' f6 v# {McASPRxReset(SOC_MCASP_0_CTRL_REGS);
# s7 y. ^; u* j/ `McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* F* X# J6 o/ X7 @. dMCASP_RX_MODE_DMA);
" ?$ w$ D, U; T, {- LMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
# ?# G# k4 P& h7 p+ }1 W# c# S8 xMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
6 A: v5 E1 b5 Y. N4 T% G; }. GMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
, ~. c6 I$ n1 ?' c, I( XMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
8 z) \" J8 }) e. `* ?2 {, _+ q9 H( lMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
1 w% p! E. o2 S" n+ i2 L; T0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
' S  z. ?  `0 F) d% d2 P3 RMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
5 r) }9 ?3 b: i: b5 U7 E+ YMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
1 v1 \/ Y+ T2 h2 D2 u; pMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
; B9 H, V5 u  ?- p! c) ]) j4 e  }8 r** transmitter and one serializer as receiver.
. M5 Q5 Y+ [0 G5 p*/
5 H" W/ c$ ^) s. ^McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 A) Q4 V% Q3 O3 j8 `McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
* k! h7 y4 V9 c/ q; P6 f8 M** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
; L: W) |7 @$ E: H4 H3 i/ N7 yMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
* K2 P! W8 T3 T| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
6 Q+ s, U/ S/ ?$ s6 p- D' S: a& Y9 t| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
4 `' q- ?* P' |% W$ KMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
& U( S4 w9 z, x% |% h| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
/ }2 Y8 U0 i. a: v/ l" t$ ^| MCASP_RX_CLKFAIL
" t+ q( D4 l$ x5 E- r| MCASP_RX_SYNCERROR
+ w  }* Z* e1 X8 l0 \1 o+ X| MCASP_RX_OVERRUN);
  s, T- V7 J; y$ ?}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
0 D! q, X$ S* m9 N* y& CMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
+ y, s0 N3 C5 AEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
' A& x* j6 R, e! YMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
4 }- K$ |! n: z; x7 N* VMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
& K' n$ Z) {0 f+ B+ SMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
/ ]+ z2 a9 z% m, s# U: cMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% J  ~0 B) Q) y9 M$ {}

! E- D$ A( T0 W6 e# i

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.