MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10504|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
, [# ^, i3 o" W1 ~0 I: P# binput mcasp_ahclkx,3 g- Z8 s3 E9 _8 n2 v5 k% `
input mcasp_aclkx,6 ^9 o  Y, {+ ~4 q+ g$ F' u
input axr0,
0 D6 Y. l. W+ s5 J$ O  v' r4 R) h7 }1 R& V
output mcasp_afsr,& u. p) [0 H& ]
output mcasp_ahclkr,
' G; S- u( L6 N2 L$ n$ N3 O& b2 Koutput mcasp_aclkr,/ j! s( H0 I5 O5 I/ L: h
output axr1,
' K& a/ u* D9 z
assign mcasp_afsr = mcasp_afsx;6 _( c& \+ O0 t( L1 ~
assign mcasp_aclkr = mcasp_aclkx;
* ~- K& S9 X& |/ n- l' a5 fassign mcasp_ahclkr = mcasp_ahclkx;7 G! C8 ]1 n1 v# e( a
assign axr1 = axr0;
+ `' H( ]% [. A& k- B
+ ?7 {* z( {1 s: f3 o2 L
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

: R  V1 F' O$ ?% E6 l$ U: A6 [
static void McASPI2SConfigure(void)
* Y/ f8 d( |7 G( P- z4 Y{& v, }0 e( r9 @
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
, i+ ~8 _0 a) A& yMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */( X4 g! _. D# B) P
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);0 x" D, |6 `) b7 @5 B6 U! x  I( b) X
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */& S; Z& F! F/ X1 {6 P
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,6 R4 [/ @. w& T! t6 r( F
MCASP_RX_MODE_DMA);7 e; z, ^0 K- Q* d% Q
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
. T3 O/ Q( E- a! w& ZMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
6 |7 k  Q( S: J& w  X! L) yMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 6 W! M7 I1 N" {+ W1 Z& {& W! |
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);$ E+ r% A% b" U/ O2 b
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, / Z; _' h3 v3 K5 T4 m
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */& s" S! E- A9 c( i8 t7 F
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
& l" c, @" N" {' n# ]; K$ vMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
5 D/ e. E( j2 O9 E# zMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,2 |1 Q! }2 q) M
0x00, 0xFF);
/* configure the clock for transmitter */* Z) c4 E: S6 A# ?  H
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
9 _( f* D9 n/ hMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 u% d0 C, T& X# H/ xMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,- y2 Z4 M, p( `% s7 R* b" R9 T
0x00, 0xFF);
9 t; a$ y. l" k8 d4 S/ x" \5 J0 w
  V7 ]) m5 v/ E/* Enable synchronization of RX and TX sections */
  h7 \7 s6 n% y, g- G* oMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
3 V1 l+ a. Y3 r( mMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);5 ~' ]* b: c& f$ _5 a
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
+ Y: K. ^6 @. F& a4 v8 N** Set the serializers, Currently only one serializer is set as; N5 x2 s; o6 B0 C' \6 d, C
** transmitter and one serializer as receiver.
1 ~. `# \7 h7 T# K+ m& w$ I*/
1 s5 k/ W* G, S0 p, ZMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
3 D' F' A+ O; d+ f  TMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*9 P6 G* ^+ W5 b8 u
** Configure the McASP pins
2 }' c9 I- M4 o$ [& H5 W** Input - Frame Sync, Clock and Serializer Rx% D, C4 s. ]  U
** Output - Serializer Tx is connected to the input of the codec 1 z0 D2 q% t! q- v% J( v4 a1 h2 s
*/
3 s, y* Y! }1 w4 WMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
! {2 M0 B! y7 D2 c- @McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));0 L/ J+ @* y4 H6 `# M
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# Q5 g" r3 C' h: u| MCASP_PIN_ACLKX
" Q8 \! M( v7 X, r7 _| MCASP_PIN_AHCLKX
2 {% A, [' Y* D1 L. h* p| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */4 x0 a' B* O2 F( x  L2 K8 w5 m
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
: [/ \- K: U+ P! H. d- l| MCASP_TX_CLKFAIL
) s/ g7 I5 O* W$ \0 {| MCASP_TX_SYNCERROR% u  P0 o+ T1 z- Z6 }
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
2 r. Y. W, e0 L| MCASP_RX_CLKFAIL, v  i- E: F1 [, x7 |+ \
| MCASP_RX_SYNCERROR / [& ]# I' l! y* `! s0 c: X% `
| MCASP_RX_OVERRUN);
/ C4 n& Y2 Y9 ^}
static void I2SDataTxRxActivate(void)4 f6 M5 ]9 l4 w) B
{
5 p, A8 }2 Y' ]. h; M/* Start the clocks */. N' N% P; z6 u9 ^& r
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
4 s- {$ \. A* E! RMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
' _# R0 f0 p/ Y2 f% X) PEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
# F0 d+ p; s/ qEDMA3_TRIG_MODE_EVENT);
* M: q0 }- C0 V1 V5 gEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
% O5 V5 U1 w$ j8 Q& l4 ?EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
% e/ Z. a: U! {8 n3 yMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);7 S9 L3 o3 q5 `' M: G! Y( W
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */0 l4 @6 a5 _- j, Q; E$ w+ G% m9 V
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */1 H$ t5 G, x  I+ M: f' g! y, w
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
6 @$ E; L2 s' k0 ^6 u1 lMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);" R! [% G  Q2 L0 u* O( R8 Z$ t
}

. g$ Q9 v7 F% D, @1 f* w* J5 B* m& q7 k
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
) O6 }4 ]% y& k0 X
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-8 12:29 , Processed in 0.037424 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表