MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9160|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
9 C+ p% `% D2 Q3 p6 s# \input mcasp_ahclkx,
% [- Y+ u3 e0 A' R" ^4 s0 `input mcasp_aclkx,  M. W, {) }  Y. x# _0 g* D0 E  T
input axr0,4 p! P) i7 ~' w) i4 w( g

5 V# |$ X. f, }6 z4 q4 zoutput mcasp_afsr,9 z( [9 X' y9 T" A$ O
output mcasp_ahclkr,
9 H. E% b# R: m8 I5 _* xoutput mcasp_aclkr,( L$ Z) c) ~9 T3 J8 q/ i4 l
output axr1,( a/ g+ W' X9 q- a2 Q) g. h
assign mcasp_afsr = mcasp_afsx;
- G; A. f) i& G2 Zassign mcasp_aclkr = mcasp_aclkx;
9 b' v0 W! `5 {$ ~- V0 Hassign mcasp_ahclkr = mcasp_ahclkx;
5 K& E+ C- U& k6 J3 Z4 d5 S# \assign axr1 = axr0;
1 W/ R, `1 M( }8 Z* {9 e3 Z; l' b

- f) m4 `3 m" ?0 G
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

/ Y, s; H4 z' w
static void McASPI2SConfigure(void)
7 Z, m# `1 u- Q' E$ J& ]0 ^9 I# U{- X( Q& z: ~* `9 s4 Q
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
, f! u" l2 n, X, B, Z7 RMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
' Y0 A! W! }- GMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 E) y  U8 @$ t' O4 [McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
/ C; j" U1 P4 m; P' VMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,2 S* H3 U# E# n0 `: H9 Y0 S# \, x
MCASP_RX_MODE_DMA);# m: C7 k/ M$ P2 s' q. D% P5 |% o
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 ]5 X. v* V: L( L4 GMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */! |9 ^" _! Q2 m' p6 S9 {5 r; N5 o
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
: b( T: V# s, K% D. e0 RMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
$ x- v% O( D8 h0 N+ o& h8 {McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ ~) `, A9 p3 [! H% [MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
7 v7 `, w/ s) \2 a3 JMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);5 y/ p  X' ?( a, ]' T- d5 @, x8 `
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); " h3 Q. ]8 |9 D. Y$ I
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,8 `& c  j( y) t  \. n8 }: _% B
0x00, 0xFF);
/* configure the clock for transmitter */) F# j) v% X( }1 r
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
, D. s' a2 M! v! s6 H$ S' z$ JMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
/ S3 ?* @8 t% \2 R! L) UMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,3 g1 b+ s/ j' F9 {, t( ]3 \
0x00, 0xFF);
3 J" v! \! b( |% f! ?& d7 H* L, Q: y
/* Enable synchronization of RX and TX sections */
" o7 R6 B) W% ^' H" G6 n; X5 oMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */8 h5 m: E$ U: R- v2 \9 [
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);, ]2 n3 G0 Z) F& V1 n( F
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*- i+ _8 {1 q/ i/ \6 o# ?, f$ h( \& g
** Set the serializers, Currently only one serializer is set as
( [. ]/ H+ Z- |' _" j3 |** transmitter and one serializer as receiver.; h* G* p4 Y7 @+ y+ r
*/
+ C* }3 l& _. B% H/ T  yMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
- \1 v+ M3 _0 N3 SMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*9 `/ C9 x# c* u8 T" P( D" O* |+ E
** Configure the McASP pins - O/ O  ]( ?) _3 J
** Input - Frame Sync, Clock and Serializer Rx0 D4 j# L, }7 O
** Output - Serializer Tx is connected to the input of the codec
: }0 K" D& R/ L*/  V$ c& k6 m) I4 e0 M
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
) V" s6 k& l$ c: A; K0 M# j/ R9 ~McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
8 ^" V; s+ d/ X; ]5 N/ c9 b% _McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
  E% c$ E) y& l) }1 P| MCASP_PIN_ACLKX2 b" a% U( g: E6 M. b' _
| MCASP_PIN_AHCLKX
7 t) ~6 v. v9 ~* V2 Q' r| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */) |, n& D' }0 |3 @$ D
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
" R& W+ V) u% V: ^3 [6 P6 t| MCASP_TX_CLKFAIL
' c# j+ k- b3 k( p$ L3 t$ U3 u| MCASP_TX_SYNCERROR3 `1 q9 O) Q( F+ [% H- _
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR & J9 E# g  A: G, F% y7 v
| MCASP_RX_CLKFAIL* z, \& e1 I$ ~& r
| MCASP_RX_SYNCERROR
& f- l6 P1 D# ^5 X4 L2 j# k| MCASP_RX_OVERRUN);
1 M; F+ n7 A5 }; q0 d/ z! j$ y}
static void I2SDataTxRxActivate(void)
' \4 n5 {& s* z/ O{
( N+ j2 W7 t3 U5 u/* Start the clocks */
" j. o# V  [8 [5 EMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);3 ?+ Q" I8 q5 I' ?) K- F2 Y# O
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */; W6 P9 {; |. }5 `" p% \) M' ?7 L
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
7 y: H  Z5 ]9 q$ LEDMA3_TRIG_MODE_EVENT);
3 F# S8 \, }: Y/ [" L2 W0 yEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 8 V/ o0 @- |2 P
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
, k& L& `/ g; K: R1 E0 nMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);1 ?$ E* K% Q: t7 t) }
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */8 E) B) n# L1 f- A5 ?: }! i5 V
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */; |3 ^% q9 |0 y9 c& m
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);3 c0 c) k' j7 Z+ @# L/ H5 X  @
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
  c% u8 i4 c. n+ v6 @9 R3 w% k) |' _}
7 h1 l$ p, w7 A  q/ A0 y& D
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

9 A) |7 h+ U: t/ B4 @* X
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-24 00:16 , Processed in 0.037463 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表