MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
/ s3 W- X; j7 e9 @$ pinput mcasp_aclkx,
input axr0,

9 U# D: ?0 e: `, B% y' [! Moutput mcasp_afsr,
output mcasp_ahclkr,
! n8 {- d6 \' c) H5 `+ J5 E# t! koutput mcasp_aclkr,
output axr1,
5 G  O+ @  w. C

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
& h" h- c: i! {! Sassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

: U* e' m" u( W$ c. v! r. ]( R4 z
+ ~, l/ |' V3 R8 i- r% U+ J" |6 D

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
9 k7 Q3 e7 K8 A* e$ i9 H{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
8 ]: d3 f! ~1 {McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
' s' X4 k4 }% i/ E" C$ e) VMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
* M# l6 @6 e5 D' {( B' z# VMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
) H1 ~2 D1 w; @7 o0 @4 V& ?' E" JMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& o& X+ l% g5 }+ _; e) f0x00, 0xFF);

/* configure the clock for transmitter */
0 s+ W! x" K7 y" Z) TMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
. D6 @1 _: ]5 o0 H/ ]1 n! iMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

; [6 Y  Z1 s0 t+ \/* Enable synchronization of RX and TX sections */
1 `5 i, S2 w  w' U) P2 zMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
8 s+ h  s6 a) w" \McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
' L/ J! D6 [, {: f; J/ l  U" R0 m** Set the serializers, Currently only one serializer is set as
$ j+ ^( `! r( \4 i/ L) f1 P7 D** transmitter and one serializer as receiver.
4 s* h  w) C8 w" p0 D*/
8 c' o2 G1 k5 aMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
5 j. W9 P7 N$ j0 h% IMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
8 J7 C6 T$ y# t5 [/ }5 o* d** Configure the McASP pins
6 c8 J1 J( N/ T1 P* K0 b** Input - Frame Sync, Clock and Serializer Rx
) ^( Z9 j9 Y" @) h** Output - Serializer Tx is connected to the input of the codec
1 R$ o  L4 o& f! ]$ J( E+ O*/
6 @, I+ `0 H" I7 h' i% }& u+ zMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
; A1 G6 B: Q# m2 \McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
' W; b# i, f6 N3 WMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
% H+ ?  w, u7 l: l6 y| MCASP_PIN_AHCLKX
8 B( _4 J3 Y/ I! t. e0 j8 ]| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
- ^" Q' q. r$ wMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
! V9 n6 N/ C# e| MCASP_TX_CLKFAIL
% Y4 C5 p& T$ @2 M| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
" h" w# @" j6 [/ M4 d| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
: X* h, R/ x  m/ |' r) k2 G/* Start the clocks */
0 c0 V9 o7 u; r- G, qMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
0 c/ w7 c* c" _7 tMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
$ W/ I  M$ A6 y) a' L* Qwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
, ?: N# D# L  f+ yMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
. G$ t6 N( ?5 n& Z}

" ^/ d8 s6 b) ~- C' C4 j6 F$ h

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.