MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10765|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
' ]$ \! T4 ~) v" P( N1 u, Kinput mcasp_ahclkx,  ~& M. X! }2 o) v# U6 U
input mcasp_aclkx,
( r0 g( w( E! O% C: b8 A% xinput axr0,
2 E; g  }8 ]& R' w4 P6 }+ ]9 D: \" q0 d) d$ j1 S
output mcasp_afsr,% j" J; E1 @, p
output mcasp_ahclkr,/ b1 C. A$ L# C1 X2 \+ P1 w
output mcasp_aclkr,6 u" @# L3 W0 i& X! T- a+ i( b  H' e% n
output axr1,) ^( ]5 h8 p7 ?
assign mcasp_afsr = mcasp_afsx;+ u6 \# ~% _& x8 i) \( S5 L. F
assign mcasp_aclkr = mcasp_aclkx;' ^" c' @, i5 N0 R5 N  Q' I
assign mcasp_ahclkr = mcasp_ahclkx;
1 B% R8 j" d. Z- \# O+ {& L9 h( Aassign axr1 = axr0;

3 J. k: \* H4 c' l# G! V! J
9 j3 M  i8 v; `" x" G
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

4 T( T7 ]$ `4 X0 Q9 x4 |$ F+ W9 [
static void McASPI2SConfigure(void)7 R+ {8 S: s& ?( g$ v/ i1 t' V1 h' K
{
6 o( k! a: V" K9 O1 ]  b0 LMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
0 p) y# S' F3 e. r, Z9 JMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */0 U8 l) @  V% [
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
9 |1 t" _* P5 B, qMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
5 k7 N5 N  g) h- hMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,  p' y# s4 M3 M* P. w# w
MCASP_RX_MODE_DMA);6 @% ^+ c# k/ i2 u3 f  H+ M
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,) B0 K; P* h: H+ O) g* F, V$ g
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
/ y: K8 o& o; S  UMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, / g! |4 z* Z+ I( w( ]0 f
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
% G- q" s! {+ K0 y3 e1 IMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
, ]2 w$ r, _1 N# J  `MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */* F9 V- L- s; p1 d. k
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
! d$ W8 P/ g6 S& o: S& PMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
7 N0 h/ l0 R' k4 i* XMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
+ N# [' M  I! G  S# X0x00, 0xFF);
/* configure the clock for transmitter */7 H+ {* k3 M1 s
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);" J. I+ R, h6 h/ k" ~  Q
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ' d; @/ Q9 F6 ^4 {6 B
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
4 K" o6 _5 I( P; W# Q" R3 D0x00, 0xFF);% }* l. R9 Z, U$ v

4 o( z6 v' s  A! E7 q8 e7 c+ t9 W/* Enable synchronization of RX and TX sections */ % g7 x8 B) O6 N+ A  V' j) @
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */9 G" v6 A: g9 _9 w3 S) K. S
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
5 J  G/ R/ \+ T% h; A6 G# TMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
& }, C0 e6 @. E0 V. z* a2 Y0 R5 E** Set the serializers, Currently only one serializer is set as  k0 R0 I2 e. d, t8 I$ ~! ]
** transmitter and one serializer as receiver.0 {: L3 c( B; [
*/
: n, p0 k' D1 I+ P% Z+ U$ T3 cMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);. N) W; r8 ?. H. L9 Y3 H
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*5 k+ Q! o: x, g9 h) M
** Configure the McASP pins ( |! M1 n, g; E  b' x$ S# m
** Input - Frame Sync, Clock and Serializer Rx5 `# _. J+ W8 v7 @- L
** Output - Serializer Tx is connected to the input of the codec
. Q7 h/ y. f% q7 j9 b& a*/
" q" V9 L1 m6 C4 HMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);/ O8 J8 F5 x' D0 i& j' b# H
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
% }- H+ a3 h, N$ W) f% VMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX, F3 v% I' C% a; O
| MCASP_PIN_ACLKX
& j* L7 N" Q4 B% M  g| MCASP_PIN_AHCLKX9 ]& k+ g4 u7 w! ?3 P
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
4 S! w# ~  c6 @# o/ w7 }' a4 qMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR " W( [1 y& N$ B- W. y/ D
| MCASP_TX_CLKFAIL
8 H/ v- c# X- W& N" A| MCASP_TX_SYNCERROR$ ], N# M) j5 c7 Y/ p) m& e6 t
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR " C7 F5 j( ~: x- k
| MCASP_RX_CLKFAIL: G- C# h, G+ u
| MCASP_RX_SYNCERROR
0 [, C" }% |5 I* O, i+ B! M* ]: N| MCASP_RX_OVERRUN);
5 o8 u$ n: r$ _7 P/ B5 [* d+ o}
static void I2SDataTxRxActivate(void)
# T0 L$ a9 V& n. G9 R{$ C  f9 ~: L0 F: L% T/ m
/* Start the clocks */6 g; Y* J( _* y' z: ]
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);5 ^, u1 C8 i) m# J" K
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */: e  ~* `5 e" [
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,7 j& m+ e5 K" e+ \
EDMA3_TRIG_MODE_EVENT);
4 r1 ^8 @: @" g6 r  a' [: C6 mEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 4 P5 I% L7 ?8 x5 O! L' Y  M
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */$ p+ j% q$ \* H
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);, h* l6 p" ~& j' @9 I
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
& a3 S8 n3 m9 z# p) M/ }! [. Qwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
( I' @9 R, z" |3 HMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
$ X0 t( S5 W8 dMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);; M( h) l" v& w( n/ G. Y* K0 R; j- ]
}
, w# r( f/ o0 z' F, k' I5 o, R
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
; }' w: n9 e6 s0 Y' H: `1 a0 p. D
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-15 07:13 , Processed in 0.040282 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表