|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
2 K/ y( K1 k0 Qinput mcasp_ahclkx,! q6 z& H* J) f6 M; O i! [& ^
input mcasp_aclkx,) c" @9 @! m4 ^1 S O% t
input axr0,; |1 G# f$ u9 X
4 x, M/ v, h+ M; `+ @6 i" h6 t$ c
output mcasp_afsr,1 K) |* _: C+ O) `1 p! ?
output mcasp_ahclkr,. X; s0 u1 i+ \* G i8 @2 Y
output mcasp_aclkr,( V5 e7 r9 D3 m4 Y. ?
output axr1,) I7 B9 U1 u$ A) d) I
assign mcasp_afsr = mcasp_afsx;
6 o7 p1 r9 `. h9 ?assign mcasp_aclkr = mcasp_aclkx;
- Q; q" w' Y, j7 D/ B8 ]assign mcasp_ahclkr = mcasp_ahclkx;: ]1 b" _5 s9 i- g$ a$ l
assign axr1 = axr0;
1 k" B) x5 B- l" w
5 c, e5 ?! U$ D( U' `" z! q在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 0 V; I t1 M$ i6 H7 n! l
static void McASPI2SConfigure(void)
? F( H5 l" x( G( c9 o q+ K% F{
" G) G' Q& V* e9 m' f6 v# {McASPRxReset(SOC_MCASP_0_CTRL_REGS);
# s7 y. ^; u* j/ `McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */$ }) \; r2 p/ ?* f/ d* x
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);! \% A& s' c. y2 Y4 B! Q# W- J
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */5 D* g4 T) [; u, }2 P
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* F* X# J6 o/ X7 @. dMCASP_RX_MODE_DMA);
" ?$ w$ D, U; T, {- LMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,8 S- o/ Q) S% C
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
# ?# G# k4 P& h7 p+ }1 W# c# S8 xMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, . U" z% H9 e* t$ L3 }7 ?
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
6 A: v5 E1 b5 Y. N4 T% G; }. GMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, . z" _6 h& F$ R5 j) d
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
, ~. c6 I$ n1 ?' c, I( XMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
8 z) \" J8 }) e. `* ?2 {, _+ q9 H( lMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 5 U8 k+ O4 F, g( L" x( p. Y) a$ r
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
1 w% p! E. o2 S" n+ i2 L; T0x00, 0xFF); /* configure the clock for transmitter */5 n. E2 l/ R2 |: u1 k1 W) o% E5 S
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
' S z. ? `0 F) d% d2 P3 RMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
5 r) }9 ?3 b: i: b5 U7 E+ YMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,3 y }; e) q" A% A; ]9 P
0x00, 0xFF);9 A* x/ A6 D: K5 W8 K8 ~
* E* @+ j" U3 i7 x2 o6 s8 Q
/* Enable synchronization of RX and TX sections */
1 v1 \/ Y+ T2 h2 D2 u; pMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */2 g2 j3 d; h& i5 E. ^# f: b
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);/ W/ b& A/ h+ o
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*( A, W: Q5 m- ]1 z
** Set the serializers, Currently only one serializer is set as
; B9 H, V5 u ?- p! c) ]) j4 e }8 r** transmitter and one serializer as receiver.
. M5 Q5 Y+ [0 G5 p*/
5 H" W/ c$ ^) s. ^McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 A) Q4 V% Q3 O3 j8 `McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
* k! h7 y4 V9 c/ q; P6 f8 M** Configure the McASP pins $ M X- M4 S5 Y! {3 d! M e
** Input - Frame Sync, Clock and Serializer Rx! @' [, s' ]9 O) `/ \# C6 P
** Output - Serializer Tx is connected to the input of the codec & Q- R" N8 P* ^8 P3 {9 b
*/
; L: W) |7 @$ E: H4 H3 i/ N7 yMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);' J' W( |. f+ N5 K
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));: x1 a/ M9 S, k! ?; M% j! ?% t
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
* K2 P! W8 T3 T| MCASP_PIN_ACLKX+ E% W( y8 a& S9 X+ ]) e
| MCASP_PIN_AHCLKX
6 Q+ s, U/ S/ ?$ s6 p- D' S: a& Y9 t| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
4 `' q- ?* P' |% W$ KMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
& U( S4 w9 z, x% |% h| MCASP_TX_CLKFAIL 1 J# n) F/ C1 j# z
| MCASP_TX_SYNCERROR7 Q L0 Q1 K8 T [$ m- }, Q* f7 Z3 o1 B
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
/ }2 Y8 U0 i. a: v/ l" t$ ^| MCASP_RX_CLKFAIL
" t+ q( D4 l$ x5 E- r| MCASP_RX_SYNCERROR
+ w }* Z* e1 X8 l0 \1 o+ X| MCASP_RX_OVERRUN);
s, T- V7 J; y$ ?} static void I2SDataTxRxActivate(void) U% f& }$ o3 J5 }/ z* t
{* F U8 d# T! Y
/* Start the clocks *// l) W1 A: i) W' U1 |
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
0 D! q, X$ S* m9 N* y& CMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
+ y, s0 N3 C5 AEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,5 _" m4 u7 s) k6 F
EDMA3_TRIG_MODE_EVENT);/ ]) H- g* o6 b1 c( e
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, : P: ~& x* k; i8 J7 S! [9 G2 u
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
' A& x* j6 R, e! YMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
4 }- K$ |! n: z; x7 N* VMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */: K4 q. D. N2 P7 |
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
& K' n$ Z) {0 f+ B+ SMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
/ ]+ z2 a9 z% m, s# U: cMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% J ~0 B) Q) y9 M$ {}
! E- D$ A( T0 W6 e# i请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. , v: N! @- V5 V* h$ @
|