MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
5 C+ {2 Z5 T3 H8 y! k: m/ }input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

. X4 P9 r2 P4 _. g4 r* zoutput mcasp_afsr,
5 U2 _& S4 c$ {output mcasp_ahclkr,
8 C2 b# _: [& J7 ]/ s( z. v6 koutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
$ j; s8 A( h$ @; `. }  X" P& `0 X3 Vassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

, S* M7 p. M# q7 ^) |9 w+ s

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

, H' r5 T& N1 t+ D

static void McASPI2SConfigure(void)
{
' O. A# D* R! }& |1 ]) Z3 p+ t0 DMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
! g" y& d$ t- m/ OMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
: G$ V$ H: H* d& x- [2 e! XMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
# F$ ^3 g; \' j8 b( r% KMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
: V9 O8 z, K; R  E; G; n( M. v' PMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
  O; G# V* i* \7 i7 [/ a, RMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
0 `6 ]7 s5 T/ ]; M3 OMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
! ^& b) p3 |) Z- J' SMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
  E7 Z* B) g8 j/ D& vMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
6 h) I+ k1 t4 Q: }( YMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
5 f% f- L+ u: `% B, T. lMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
! D7 U5 a4 d- P# ~# [. k5 r- |0 NMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

3 ?+ L. p8 g8 o4 u6 t: z/* Enable synchronization of RX and TX sections */
' ~1 R/ A9 ?4 {McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
2 v6 d# y( b4 [  @McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
0 p; n/ p7 |4 H" b" l/ ]** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
, |" ]; w- ^$ p) P*/
, k, i3 V# n, g/ Z1 F. l: x2 {0 dMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
" [6 Z3 o4 P* W' \2 V" ?McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
# n! H4 z0 S7 T8 \  e8 n** Output - Serializer Tx is connected to the input of the codec
+ x) v- x8 i/ ?' y3 k*/
9 s; t+ [4 ^$ w+ ^( A1 s* |5 TMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
8 K/ j  X' f0 u1 k) H, H| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
& ^& V2 f5 G' G3 R' H+ s| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
/ Q" Q. o2 Z0 g, A! H% T| MCASP_RX_SYNCERROR
) N9 r+ |% a% y+ j' t| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
: g; I6 Y% b0 ]/ j2 s( D{
$ X2 I- N1 |* O# j/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
, i" e/ h6 r) y3 vEDMA3_TRIG_MODE_EVENT);
+ U: N; Y: u: D9 {: b' bEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
" l- ]- v2 p# l: SMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

+ Y0 E" u; ^6 }3 x