MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
! m' {7 e$ }( ^8 k  e' Qinput axr0,
- w  i+ O+ n- u' G8 n
6 E5 {! Q: `/ A0 t8 eoutput mcasp_afsr,
/ s. u  R* \3 Coutput mcasp_ahclkr,
output mcasp_aclkr,
7 H6 R! s/ V* Y2 O' B8 |output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
- I1 {7 @/ a+ R9 a0 H" V' gassign mcasp_ahclkr = mcasp_ahclkx;
3 F* D& e. I# c! ~. Eassign axr1 = axr0;

2 t$ |3 z7 l- h' ~" {4 h

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

9 h8 t$ ~" I' p" ^9 t; {

static void McASPI2SConfigure(void)
6 [+ x; l9 S2 ?/ Z4 r' I{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
" K- @& s6 V& N0 R+ D7 \, qMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
/ T/ s# M+ P7 R; D+ ]3 p4 fMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% u! I# e( p6 S3 aMCASP_RX_MODE_DMA);
. B" ]; Q% ?- |* a! r" j$ GMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 I- o3 l* {) _' @7 I3 O3 \! b( AMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
0 S1 D* D8 A# B- J7 sMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
1 h2 {8 z  }4 i5 X* MMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
( g& Q: o% p- s  JMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
  v5 W8 l3 W' v  F; w+ ^) F0 MMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
) F3 Y3 k4 O& l5 N7 F- [# T( R& J
/* Enable synchronization of RX and TX sections */
' T) Q7 W& p( h9 GMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
$ W4 }6 Y$ Q1 I% G1 T/ l/ zMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
6 }- n6 N' C+ x! v/ G* X** transmitter and one serializer as receiver.
*/
7 }* t$ M( w# {+ KMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
# {) R5 K9 }( J9 ~* p2 @% m7 d  VMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
+ Y' T" _& M7 r: WMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
, q; S6 E9 ^2 J$ L| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
# B" A* J" Q$ _4 C# q* x| MCASP_TX_SYNCERROR
8 Q$ L: Z; ^6 }1 b9 t& _4 f1 I  R| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
6 V& C9 l* c$ D/ c6 g| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
% R9 F* S- ^0 e/* Start the clocks */
/ U8 \( I# s& y  h/ OMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
1 c. u) y0 |- w; zMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
$ E" Y0 m: x- z/ C5 G* x+ i6 MEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
' ?3 ^9 `; `6 K" y# M% y7 ?# a8 AEDMA3_TRIG_MODE_EVENT);
, |! o) m2 Y3 Y3 s" o7 pEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
- q7 W: J* G7 m4 C2 l$ FEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
+ c7 Q0 Y- Z! Y& g4 ?. V8 bMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
  q  @3 U! ]7 f: [while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
% l4 k9 u7 c; eMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
; F. _& Y1 z5 KMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

) }6 G- F& k+ Q) j- Y, f

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

$ [8 g7 i; r6 {) i8 U