MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
9 ^% ^' u0 y1 O3 D) L7 r: }2 Dinput mcasp_ahclkx,
) ^2 b$ B  p6 h5 }$ Ginput mcasp_aclkx,
input axr0,

( g1 E' E* B; y9 P: }9 k$ uoutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
1 T7 q; D8 A  |; J6 }

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
, [$ G* m9 p" X" X2 y" b" V3 F4 U! Iassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

2 ~% w6 T* Y1 C1 o! v

static void McASPI2SConfigure(void)
7 R3 W2 D: p. P, t2 n{
; j! f8 l$ R  D, l0 A. G0 pMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
! Z: M- n" W* b, Z2 V" K8 ]: UMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
  z3 \+ F6 Z7 B6 I$ b/ y% v  CMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
% v% U' k, Y& j# f+ o$ ?+ @McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
' I; b# B, w  AMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
* s4 P% B( F6 H) `8 P& \1 wMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
6 ?; W6 y* K9 c3 eMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ ]$ p/ H  o5 ~0 o! sMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
9 E* C7 Q* c" n6 @5 V/ }  xMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
, }% C  f- J9 s. p" gMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
  c, w8 w, [" M0 e0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
' k0 ~, v9 v  m4 S* J9 t- |  g* c0x00, 0xFF);

' X$ c1 F1 P5 ]$ f/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
7 R: ]. d$ h3 i3 V7 Y! n' mMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
: z4 W  E  b3 z0 L7 S' k** Set the serializers, Currently only one serializer is set as
6 p, t2 W" A# }% \) ^# [2 x** transmitter and one serializer as receiver.
# s( w5 h5 v9 ^*/
0 L+ {% x+ \7 s$ `# C$ YMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
7 g, W9 e4 o8 h7 q6 _2 v/ iMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
* C* i$ P$ c  r4 A/ v% F* S; @** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
- M2 R0 B4 B* D. s** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
& n- [# c7 O5 E" t+ lMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
. y6 F( U' K1 t% Y, R| MCASP_PIN_AHCLKX
6 ?' j6 P' y) f3 f2 s| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
8 c! f1 `7 j6 a+ G; hMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
& u+ c7 W, T9 y+ q; d| MCASP_RX_CLKFAIL
$ O4 S0 C3 W2 Y| MCASP_RX_SYNCERROR
8 {& f' f; E* f( D| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
) z: e0 I% [; t; s3 A# Q$ u{
: F& I) j6 ~/ E! \! d  e/* Start the clocks */
  C( ^5 w4 d3 |/ ?McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
. W/ j9 [) X; u5 r# s5 X  OMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
$ X% n4 A4 ]  O' E# [EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
: s$ k9 _- k* Pwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
; Z1 P& X' E5 C8 H- tMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
) c3 k6 a" J0 x: ]6 sMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

, E. c9 C" X8 y- C* u) ]

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

. }& X; ~% o; y, G( m