MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
# C& b4 B# ?) ]6 _, S8 z, F7 @4 Rinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
3 h1 ?! [3 B6 N8 |$ W3 \! S& ]
output mcasp_afsr,
output mcasp_ahclkr,
% o7 b5 v4 c& S0 `! E# N2 `3 q) Moutput mcasp_aclkr,
( D% ^0 ^7 _1 G! Xoutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

2 ~! V2 I$ J/ O) S8 T) b9 g) g

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
% U; i, L/ s- E2 ]McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
" a# w5 X& d8 S7 c. h4 x) KMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
# N) B6 A/ b, yMCASP_RX_MODE_DMA);
& ^1 g0 E' ]. p+ Y4 N. hMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
: K/ ]/ B% O9 z  U1 NMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) c- d8 j6 X2 y/ R* v+ b  gMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
6 ~- P, m0 H8 K% a) {7 KMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
# L5 P7 x/ y) q; M% t9 l+ c0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
  o, ^" I1 b: o' C/ I4 g* {. Q; [McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
. L7 ]% \$ g( l/ K; g9 F1 j
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
# L. o* c6 }% g8 K' lMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
. q1 S* B; m' X: ~7 [** Set the serializers, Currently only one serializer is set as
/ ~/ Y" f/ a" X. u, x! ?7 I  A" F* X5 r** transmitter and one serializer as receiver.
; u  u6 D5 M2 Y3 r4 `3 P1 a*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
; P# t9 v1 A" ^* A/ `$ rMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
/ h) j+ `. g# Y1 [$ M$ a# }** Input - Frame Sync, Clock and Serializer Rx
2 U! K0 D) R: r$ ^: J** Output - Serializer Tx is connected to the input of the codec
*/
$ }9 L2 I  D9 `0 a1 a. Z5 DMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
: q/ ^' \# m( n- t2 w; |. oMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
! R* j( w1 h2 n1 n  B) I/ h! Y| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
" D6 {$ D' T- G* b* ?% C1 R| MCASP_TX_CLKFAIL
6 ?+ d' Y$ h. d5 w# O| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
9 N  g* B- G4 t+ e| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
! J% q5 a# o8 e  B}

static void I2SDataTxRxActivate(void)
1 Q/ N0 k' j8 ~# D{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
! k1 Z% S7 y  B; U1 \* X0 JEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
5 K. S! e4 G* B$ T) |# rEDMA3_TRIG_MODE_EVENT);
2 d, v- u2 `0 }% w3 PEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
3 W3 j# n  k; [* u7 YEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
/ h! A) W2 p  \2 Q- t/ wMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
' _# j; D: f% PMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
. w# B' k* _9 @) D, ~' G, C6 ^while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
1 S6 L! U$ q5 O5 A* wMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

- J$ u' c' I  `! ~6 J