MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10431|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,* s" a  _" Q7 {5 U
input mcasp_ahclkx,4 h9 i3 `8 G8 i
input mcasp_aclkx,- p! C  Z1 S* b$ v; C4 o; F# j- q
input axr0,. T3 ~% o; N2 ?' e" s3 @0 @3 q
( g: m4 j: @0 H  U, _- D" f
output mcasp_afsr,! f  t; U  I/ v# O! l* @+ ^
output mcasp_ahclkr,
: G% f& K+ b" R* x3 `output mcasp_aclkr,7 n; ~# u5 E$ q# X! S* B1 ~! }
output axr1,
5 T9 m9 G, ]. H/ ?/ i
assign mcasp_afsr = mcasp_afsx;8 S( _# [* u# a4 c( d! z
assign mcasp_aclkr = mcasp_aclkx;+ ~" m/ K' d+ x4 O. h4 L9 w
assign mcasp_ahclkr = mcasp_ahclkx;
. s( Z7 Y% l3 f9 R  nassign axr1 = axr0;
) J8 U+ v/ u5 c6 E# ?
" p: w) d2 h6 z& }3 ~# l' }& S
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

5 P4 K8 N9 |& G9 Q6 P
static void McASPI2SConfigure(void)
4 ^0 y, y- ]- b2 e3 Z) V{' O* L9 s6 y4 t- `  C
McASPRxReset(SOC_MCASP_0_CTRL_REGS);. m! [* y( e8 H1 \) g( ?
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
2 c1 t6 n8 ~7 V$ `McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);$ j8 a# p5 X& E/ r
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
6 W6 c, b( N; `  `1 |# GMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,1 X; ^6 n& j8 E4 k) e; m
MCASP_RX_MODE_DMA);# D8 N* v# I# a
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,  {+ J1 o3 i  K4 X& \5 t
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */" |* x+ K4 D7 e
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, # O( s2 p9 h' U4 }
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);& r0 _% s9 V) w5 T" `+ C& \1 W# t
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
7 M: t7 x1 q' ~8 g' \* P% eMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */: X; R. N3 N9 L8 w2 P7 A9 c- e
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);1 D* i2 ^$ p& @. a& B& Q9 v& C
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); " {- x$ ]' U8 Q
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,5 R. Q* N) U% S6 g; G# k
0x00, 0xFF);
/* configure the clock for transmitter */1 D! S: Y( P- D
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);1 F1 t+ C9 W5 p9 B" o; V# B0 J
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); * @" [: o7 x/ z+ C: G4 X. o
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
% D/ z2 B7 A) i! u. C$ q0x00, 0xFF);
2 w" S6 v6 K' W: ?1 Z  o3 j5 B2 L  d5 {" Q5 n
/* Enable synchronization of RX and TX sections */ . O9 a' {' S5 o
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */; c- B5 [7 s- X( h4 `1 }2 {
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/ t9 S2 O  [1 }. i% [McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
, F5 M5 E  [" X** Set the serializers, Currently only one serializer is set as
4 Q6 C$ q* N9 x3 g9 E$ x! f** transmitter and one serializer as receiver.7 `  [) k! H; L  a1 I) i" ]6 h
*/0 ^# K0 [3 J5 W5 n* a
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
( i4 e; ]) Y& U9 P3 v# L0 OMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
, x2 k, n! b+ H) e** Configure the McASP pins
; I6 e6 O3 o0 D- W) K+ l** Input - Frame Sync, Clock and Serializer Rx9 S7 S$ @& d5 z
** Output - Serializer Tx is connected to the input of the codec 1 c0 N5 J$ _) p& k9 p$ D5 Z
*/
2 a; P5 y1 b1 U1 oMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 Y" \6 q' q& KMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
% |, j( I4 f0 |; M9 mMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX' k$ u& a+ z( n) w
| MCASP_PIN_ACLKX
6 ]% F, @/ N4 G5 W! \. G7 v2 t$ ^| MCASP_PIN_AHCLKX
9 \, j  P# v8 n  @4 m- {! r- n" P| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */$ s- E. p0 X; B' I# W, h
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 a5 K( |# J; M6 K1 p) ]2 k7 N| MCASP_TX_CLKFAIL
- C- m% R% U: [; a6 M4 |! p6 D| MCASP_TX_SYNCERROR
" S2 ^# ~* x3 g! || MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR % _; t( C+ \4 C! F. z( Z
| MCASP_RX_CLKFAIL1 G& J0 J" C! I# F+ E( L
| MCASP_RX_SYNCERROR
2 }0 @# B# s- \8 n4 K| MCASP_RX_OVERRUN);
1 m- p6 l2 u6 C- a! h}
static void I2SDataTxRxActivate(void)2 r7 o/ h. r! `6 J, w
{8 p, p" D4 g5 Z4 ]! L% b
/* Start the clocks */- X% z3 l( A8 C  B# v  s3 u
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);; e9 k2 y  E! |; V! X
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
. f. J7 D- M$ B* r; a" S7 }EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX," X$ T4 m* j1 [! Q. H
EDMA3_TRIG_MODE_EVENT);
  Z# N) E! {- G: X$ fEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 5 z/ A, R5 h# F
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */  A- i; f5 y9 I. H
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);$ {  j$ `  @- K* O* ~, Z
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
  ?5 J5 ^3 G3 d9 Iwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */, n* t3 u  m. D
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
3 l* i' r- D9 vMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
# A" H5 x: ^- O: R/ ?}

7 v/ I6 D. A" u7 w
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
- I. _- i: K; d  ]
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-6 16:52 , Processed in 0.040696 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表