【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.

( J( T& U/ d0 s/ V( }9 @
: v3 k, S8 j% ]3 b查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：


1 v% g; K% C  c+ Q2 x! G( A) X( m. r

1. OnTargetConnect( )
   
2. {
   7 l1 H" ]9 O4 N% ]7 A; O
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   0 b7 H4 G: j$ q1 K
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   # V) Q8 M2 ]  b3 d" X% C  V
7.     Set_Core_300MHz();
   ' N; U, ]$ F6 z; b4 p8 F) D" G
8.     Set_DDRPLL_150MHz();
   ; Y4 m5 f% \0 [& N+ r( L3 D
9.     DEVICE_mDDRConfig(150);
   # y& a# L% |, N* X
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
# X7 X3 M$ C  t0 M5 z* |! s: _, H) S平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
# w& i' l: U) e! L# A# p平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
* k' Z* d* z3 s" e6 r. q, n
但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
5 y$ z( A% O/ Z7 B另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
% l" w: n9 }$ k0 f/ `) S2 O- u
但 ...

你理解错误
7 ~0 {% M: F! w% g5 R' G
1 V. X3 |* [) r' R1 \* iC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
3 I% L0 ]& A4 b9 v) V) w( M) j: F( O这个平台是指 Platform 组件而不是 CCS 版本