【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.


$ r3 k  p4 C3 r6 n查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

) J7 J6 R8 X, n; Y
4 r, q7 `' g8 H& Y8 G

1. OnTargetConnect( )
   ) K1 m3 o/ Y/ p' `
2. {
   
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   7 \1 ?7 D5 i, {+ r( E" \
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   ' z* x/ r2 S0 |! i% I
7.     Set_Core_300MHz();
   1 C- i( @8 i( t$ i! q% y$ X
8.     Set_DDRPLL_150MHz();
   0 |/ K3 }* u" Y/ U* P5 A9 [1 t& ]
9.     DEVICE_mDDRConfig(150);
   + l* O9 A3 q; N
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
# t7 R% ], N9 f& h2 h- a9 o平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
4 Z1 D; N  ^" Y, P8 }# Z+ b, E平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

. g7 n7 B" L) ?( K; t& e7 J但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
' t0 G" W& A# x4 P6 T
4 t6 _$ x* ]2 P1 Q很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
% Q0 k8 ?+ W6 [5 L/ J$ m

希望缄默

wshtyr 发表于 2015-6-4 20:11
. B8 U+ M5 i. E另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
) i" |% M0 e. y5 H, O8 ~) L' r, x" m
) W4 m+ ^# n! m但 ...

你理解错误
: S9 u2 l* P) N
C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

/ Q. T7 x7 w! X5 {$ v5 y& a: f( B( l这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
5 [$ F) A/ ]1 `) T0 u/ r这个平台是指 Platform 组件而不是 CCS 版本