【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.


' }; c  ^5 K7 [$ z0 @8 A; ^查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
8 ^' p% X# B) u) c5 a% g& R
) Y* V3 Y2 B/ K# b1 I
; }0 x; t. ?, Y/ O, _% B4 X, I

1. OnTargetConnect( )
   
2. {
   
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   6 R( Q5 K% ?$ X7 e" p: W- y1 E
5.     DEVICE_kickUnlock();
     ~9 Z6 s9 Q/ k6 q, n- Z' @
6.     PSC_All_On_Full_EVM();
   & P% t5 z: F7 }
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
" v2 f& w, u( I  J- Q5 f. h; X  ?2 C

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
" s8 m. n9 H" ]1 F1 O平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
0 U' V) Q$ j8 j. n* o- ]6 A8 D平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

6 ]% q. L# F- Q0 a8 _/ b很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
  c- m% }: L% }$ _* n

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但 ...

你理解错误

/ s% B8 n. o! {/ L; P* q7 ~C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
9 }$ c% N3 z; u! D, R* V  n
这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本