【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.

) o5 P% T3 I; p, q7 a, O
" i; M2 R6 P4 ]  D- g5 M查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

1. OnTargetConnect( )
   2 N7 y. U8 e/ e6 C  M
2. {
   
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   ; r' G" R6 n: h2 i  ~
5.     DEVICE_kickUnlock();
   ! M3 s# S$ Q7 k; @
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   + F* s4 W4 Z- z# n6 I/ P" S' G
8.     Set_DDRPLL_150MHz();
   ' G9 }4 t1 t" C6 I! v+ r6 w  |
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
4 i" N/ k) p$ Q  r

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

& E+ q1 v& o. y$ F9 O, L" e$ _问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

6 a1 V/ ?* K( p9 ]另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
3 l1 u9 w) z1 q' ?  q
# w! {7 y7 q! u很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
* S' @" ]; Z; _- F" e5 l' d

希望缄默

wshtyr 发表于 2015-6-4 20:11
  y0 v8 F; i( {! C另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但 ...

) [2 w' S9 P, I3 O* N你理解错误
+ a0 \$ l% \- {( {& U3 Y5 i/ V
1 k5 U: J9 E& PC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

: p) A$ a2 a# N  S这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本