【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
7 ?: W3 e) a4 E% \0 `1 u  h
) X. W& k4 A: C$ ?- Z7 ?7 e: }
查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
! J7 M; ]9 X$ t1 W  v! t- L% Y" z

1. OnTargetConnect( )
   
2. {
   2 S% Q' ?7 n$ R+ I& V9 J+ V. k7 _
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   ; T1 Q7 _) a8 a
6.     PSC_All_On_Full_EVM();
   / U6 H% `+ O7 c1 V1 H; `4 V+ D# p
7.     Set_Core_300MHz();
   ) u/ i& B3 D2 J% |5 A9 R
8.     Set_DDRPLL_150MHz();
   ! Z0 z0 E& o- U: `3 A
9.     DEVICE_mDDRConfig(150);
   , z2 P- Y$ B' [4 f6 X- l
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

- s" k% Y1 _$ j# {' x另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
5 y$ _% m5 U) V6 F2 h
+ M! D0 b4 F; \' ^8 r但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
, |* a/ S1 s' R, B: ^
很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
2 D* H" G. C" m
* h7 q' g6 o* E( @3 y) q但 ...

你理解错误

: D) R6 D: r0 @* i4 E# JC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map

这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
8 n& }  @/ v: }1 N5 ^7 T这个平台是指 Platform 组件而不是 CCS 版本