MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
5 U& J5 V4 p+ k3 H/ b
output mcasp_afsr,
output mcasp_ahclkr,
2 V: J. _/ [7 V, {( s3 Y) doutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
' `: ~1 ~% R7 w! L1 wassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
2 L1 G) x9 z1 massign axr1 = axr0;

0 E; y" P8 M8 {

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
/ p5 S5 m! h, w' JMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
% z( S8 L2 b: _% n4 b3 uMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
2 g" e/ [; Z/ cMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
- s5 {/ r$ q, G" I) W' \9 bMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
. q9 B) b, a4 s; J" @+ D0 hMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
$ u& F1 _5 n' Z. MMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ u' p: G  I# S. X3 AMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
( q" l, Z6 i9 W7 _  x0x00, 0xFF);

/* configure the clock for transmitter */
9 ?+ `$ f; }7 `! h9 X: b0 w4 ZMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
1 @) u: J7 e# S  r  Q" @! qMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
# M9 s+ g" d7 h4 fMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
% G6 z/ [. h7 a6 ]* U4 l3 y0x00, 0xFF);
0 ~2 x' @6 q; f
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
6 B' ~# g% u& [1 G3 K2 ?  NMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
7 Y+ m' ]& z% v+ W- O: B# E- D7 SMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
0 R! S% q" t# C" O# X3 A** transmitter and one serializer as receiver.
6 Y7 G& L: Y+ r*/
; W/ D6 t& i* S2 iMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
: f' e$ }7 K; nMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
) i3 D3 C' x) B8 X** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
: S7 a! h) x0 c& z" e, w** Output - Serializer Tx is connected to the input of the codec
*/
; v, q; }# b% E1 z: U) nMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
: G! w" y* E9 E" A3 t7 Q8 e# hMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- p) y& G% Z1 q. T6 J* R) LMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
2 B5 [/ w2 {9 s5 p$ w| MCASP_PIN_ACLKX
/ ^% x9 J. @* {: Z0 [& ^. K% n  l: H| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
$ ^& f" E4 s8 d8 O/ R/ T| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
) k& I/ |3 ]' C5 g. h| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
& z2 t; E8 H1 i8 P, R8 Q; \  N| MCASP_RX_CLKFAIL
  q, N  H& A* K| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
" m3 r* O  R1 L' {3 c}

static void I2SDataTxRxActivate(void)
{
7 ^# I1 z! U' q/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
: W  O5 B5 ^" b3 }( k  _/ mEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
! j  S( R* D! g' d& zEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
6 m- M. d4 R) f. }$ a. m% eMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
, U8 C: B8 Z2 K+ qwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

3 z- `. p. |3 n