MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9975|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
4 H6 b. w- i4 Vinput mcasp_ahclkx,
2 x$ a  u# d( w( {8 einput mcasp_aclkx,
9 F0 \! ?* n. a2 _4 T& e- T0 F7 Ginput axr0,
4 T  b1 e$ j4 q* b. G
1 A. n/ {& e# v0 Ooutput mcasp_afsr,
  a2 S% H& B1 L9 ?- \output mcasp_ahclkr,
4 E0 ~1 q+ i3 E/ N0 s) j- e5 ^- boutput mcasp_aclkr,# F2 ?7 [( z- o* x' k
output axr1,
/ v4 [* j2 y, e3 w! r( O2 q# e
assign mcasp_afsr = mcasp_afsx;
6 s& n8 ?- i) I3 O6 U8 g% W2 f8 hassign mcasp_aclkr = mcasp_aclkx;( U9 m% x7 p5 ^9 _, |! O5 n
assign mcasp_ahclkr = mcasp_ahclkx;
) ~) Y; [1 F- s  ]: M- M& iassign axr1 = axr0;
; x- `) C  s8 c3 u, ~
$ `! r  c7 u1 J8 n( c" Z8 E+ c0 n
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
5 q1 v: t' O- k9 O4 l/ X6 g
static void McASPI2SConfigure(void)4 y/ P( y: q( @) }% B
{
- T- Z1 B! h+ \4 u0 ZMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
; t$ H, G; }$ ^1 e& }( }  ^- yMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */3 `8 z9 L3 t' P3 {
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);* e6 ~; N1 i  d4 H( ^
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
* |- d& P" q6 iMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
# a! t" ]3 n) q1 B5 UMCASP_RX_MODE_DMA);5 F/ b0 c2 S6 U" [
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
/ I9 ^, M! _3 _; ZMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
8 c2 g1 x- K9 U: pMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, / m  d" l! I' @- z+ H3 q
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);% ]8 t3 X' }: p
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, " C" v! y* K) k" i) A- U2 D5 v
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */) G' n0 g0 ^4 q4 |
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);7 B' Z0 h9 A; ?( D. q
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); " q0 u" ]/ O7 t8 }
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
+ O* _' V- W+ D- R8 ~0x00, 0xFF);
/* configure the clock for transmitter */
: k9 I% t. U; k6 h4 _; rMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);. |( E! d) ^8 T3 e1 I: C
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ( }6 w5 n! y* A; w
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,3 u, {  W/ W8 f& [$ V. ]( i
0x00, 0xFF);
" t4 U+ b5 i+ F1 W
  O% J; Z. J3 i3 b3 k% v/* Enable synchronization of RX and TX sections */
+ Z" U( b/ d& y2 c6 G7 K  _McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */# G! O4 k( C$ N8 ~5 L- i/ C
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
9 d1 _0 a! u8 j7 r9 s# IMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
& ?% E8 V. y$ Z4 V** Set the serializers, Currently only one serializer is set as
, T# V2 y5 a( H( v** transmitter and one serializer as receiver.& \' w; @6 y! k" K5 B( x
*/
. P. F" ~6 g" A# ]McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
3 j1 `% A! ~3 u. t/ kMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*; F5 W" _7 Y; S. b2 }
** Configure the McASP pins - x, W7 j& N4 y& s& E
** Input - Frame Sync, Clock and Serializer Rx
" ]7 q# n0 @- h3 U, i** Output - Serializer Tx is connected to the input of the codec
" @0 z/ Y: o( z  Y4 m5 f0 W*/
7 W' g, s. e6 i& X. B0 h: yMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
5 f& |# [7 U. z' Y4 S% \! sMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
: {1 _5 n0 J7 _2 `9 I; y  ^McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
6 N% x+ }$ E: D3 g5 Z2 {| MCASP_PIN_ACLKX5 h* O9 w( k( a& [2 i* |
| MCASP_PIN_AHCLKX# q2 m1 K# q  q/ L  y- k9 F  |( O
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
4 l0 ^* F* q1 Y0 c0 R- yMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
* C5 ?0 @5 _! z| MCASP_TX_CLKFAIL   f: |1 g* _4 n5 j: A% ^
| MCASP_TX_SYNCERROR% K7 J0 J* U; b
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 4 v# M5 S$ y2 u
| MCASP_RX_CLKFAIL
  e2 a3 `! O: L1 j2 L) K. M| MCASP_RX_SYNCERROR 0 _9 O( p* O& C2 o$ H* d! L
| MCASP_RX_OVERRUN);! K- [  Q6 z" Z: r3 w0 _1 w
}
static void I2SDataTxRxActivate(void)) S' v; ~3 f! d* d% J; |% F. ^( t
{
  F. h# a8 N8 q. W/* Start the clocks */3 b9 H& R: K% ~$ G' t0 `3 J
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);8 }" s5 p" \, j% M/ c
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */) O2 [; N9 P6 o! v3 \$ d; {0 C
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
: v- y( l2 K& `" M  XEDMA3_TRIG_MODE_EVENT);5 b) M5 `0 N4 B- K. Q
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, ' S8 N; Q9 S& h; A* G
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */* T$ n. p* b9 G/ O( k  D
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
$ P" S& X) K9 E* RMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
8 x: X5 c/ O1 E* swhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */+ U8 `/ M+ L( L9 s. j
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
2 c5 Z. I2 B# V+ y' x# ?McASPTxEnable(SOC_MCASP_0_CTRL_REGS);  ~6 X! Z8 g# \) t0 |
}
# o3 T+ e9 i! y6 [
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

# W! i% O- s# c( A
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-25 15:45 , Processed in 0.040946 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表