|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,- T- c; F ]! a: Q- U
input mcasp_ahclkx,: z* B/ V% g# a1 K1 P% @
input mcasp_aclkx,
) Y { S( @: Yinput axr0,1 E# S/ t! K5 O
4 w# i. L- C2 p
output mcasp_afsr,
3 u; f9 @; D9 \; j( G0 ?; Routput mcasp_ahclkr,& \3 M/ X& o5 q3 M
output mcasp_aclkr,8 h6 a; L7 P) X% n# u1 C R
output axr1,; Q* ~' R+ M: {- D: H
assign mcasp_afsr = mcasp_afsx;4 T7 y9 d2 J, s- F- Z
assign mcasp_aclkr = mcasp_aclkx;( M ~7 G, n# D
assign mcasp_ahclkr = mcasp_ahclkx;+ N$ b1 [; |; q
assign axr1 = axr0; " @# @! F1 ^/ L: e
% x" X- W" c6 q9 A7 `
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 ^3 x! k/ d7 X, T( }
static void McASPI2SConfigure(void)
/ X: v+ _/ c2 F: G8 |% d8 K3 K) G{
8 Q1 H+ p1 ~! v0 ]% [! RMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
, s P! U: N! j! |) sMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
- Y, V; Y: d6 A: n) w$ RMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
, E- M7 z6 [+ v' Y& z7 h5 hMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */8 S, _- l/ M0 r. b9 A
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* W- G0 D% l. Z
MCASP_RX_MODE_DMA);% e# a' x W8 S8 @: q: ^% r0 a# \3 u
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,1 O9 ~1 I* m' Y. B8 ?: r
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */' v+ m6 a7 I4 U1 d* ~0 J- g9 v9 j5 V
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
& |5 O3 X2 M" @# }2 C! c$ F9 J- MMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE); S9 [7 g" `3 x" e* {
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, , {0 F: Y! y& J& t8 |; Y5 h' F
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
* u& I# ^# H+ h( r5 H4 L0 K& J: [McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
- X8 _% F# S3 D$ Y# M0 kMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
3 }) K! H9 {5 {- U' m) ^McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,* ?( S& J6 V' _1 f
0x00, 0xFF); /* configure the clock for transmitter */) b$ X* U2 P: q
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
' b: q: V$ g% E& M% aMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 P- t# m; u$ i0 u) f" ?- X. jMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,9 H5 ?* r4 A/ Q5 [
0x00, 0xFF);- u4 ?: E" ]! r/ j/ N" ^
# B+ |9 L+ T F- Y/ e/ f
/* Enable synchronization of RX and TX sections */
* }+ c. B) R) C' c$ QMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */; s/ o6 O6 b& O) U4 y
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
0 u) a* l+ I$ B+ LMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
) y3 ?# v5 J# N3 h1 @5 M** Set the serializers, Currently only one serializer is set as
- r3 h1 ]! M; ?** transmitter and one serializer as receiver.$ T% `/ D3 P. a; m6 h( W' u
*/3 H; x. f* j. }# [ m3 q: z
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);/ n5 }! u& f7 `$ p6 Y
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*, }- a$ T7 T$ o6 A
** Configure the McASP pins 8 N* u& F, {2 |2 h* t& a- P
** Input - Frame Sync, Clock and Serializer Rx
+ e2 T- @2 {9 P: D** Output - Serializer Tx is connected to the input of the codec b& c* ]7 g7 h2 W+ I# e5 @: A
*/0 t* ]: [- g; B" c7 }
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);/ E1 _8 `. i- M# ] s! L2 d* S
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));- B1 g' Q& ]- {1 m
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
! Q$ _, e% [3 n4 T5 o2 j7 G5 q! o| MCASP_PIN_ACLKX
* a" o+ T/ |) P/ k| MCASP_PIN_AHCLKX
4 S ~& _7 p5 C, J8 ~1 k# v| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
7 y/ ^4 s9 ?1 x UMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ; y, d: O8 p1 I7 G, D7 u" l4 I: }
| MCASP_TX_CLKFAIL - A( q8 B0 J! Y! W* K9 h1 S0 c* q
| MCASP_TX_SYNCERROR
5 z g% W; W N0 r# R5 H: }| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
9 k6 N: ]) m: \ L( Y| MCASP_RX_CLKFAIL* l& u4 X1 f! H' s' \+ o3 s
| MCASP_RX_SYNCERROR
( E' ?: ~/ ^& a( o1 J| MCASP_RX_OVERRUN);+ B W4 B( u8 s2 W8 M% ~/ P3 p
} static void I2SDataTxRxActivate(void)
1 C# F2 ^6 V8 w8 T" R6 v: L{
" a+ z P C8 j) M# n- T- E/* Start the clocks */8 P' D6 {6 M" x, R& [% U
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);% `, I1 @$ D$ r$ _0 g3 {# k
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
; e+ V3 j& n6 x& Z- yEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
: y1 |& W0 E( V# ^* v. F; XEDMA3_TRIG_MODE_EVENT);( e" k* h8 Z5 G* L0 s! I. ^! X
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
. F( W( c+ m7 ~: D# T8 O, LEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */ P" A- Q( T& U# f
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);# [! h' m! t. s! i
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
3 t% Z& q$ k0 R& t- H: vwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
. a+ q' w" m; S. z" rMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);8 k7 w4 g) B# D5 w
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 E" P7 [& K+ m% V} 0 K2 T2 S0 G: Z7 u( E/ E" v# P+ N3 b
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
: ?2 S: b) g3 m3 ? |