MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
9 z/ C2 j' G8 W5 b- q4 Vinput mcasp_aclkx,
" B5 x8 F0 v! P8 Q2 g& W3 Finput axr0,
. P) U; c8 u! k3 j0 x9 d
output mcasp_afsr,
) a2 U+ X% D& O7 koutput mcasp_ahclkr,
( s% I. }- [# `) D' uoutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
( ]3 x/ P' T  u: i/ jassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

$ X  v$ e& ?+ f6 o! `

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

8 F. D4 o7 }' h8 `: h( M

static void McASPI2SConfigure(void)
{
2 ]" ^/ ~7 @6 }  ?0 ?" P5 `8 zMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
$ ?/ ]. U6 d8 d3 f2 VMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 w7 U  a  p$ Q6 t6 WMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
! e6 p% |% a- N  f9 c+ z9 OMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
, x& u1 b) C3 v$ y1 q& |MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
* y. f% {2 p! \2 l: eMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
$ l9 K0 `$ N; X, k7 f) k* ^/ [/ eMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
$ m, g5 y0 ~' s, W# }3 G0 `! xMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
0 @+ s+ X; U" \McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
" [! R; x1 i- I1 a+ VMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& F8 t1 G% m9 T: x1 h( ]2 S0x00, 0xFF);

/* configure the clock for transmitter */
& J: j# J3 T, X) j" ~3 Q- gMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
& y/ {; m! L8 J0 `- _7 p+ [- WMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
* N# N0 n" d& e8 U9 r8 I0x00, 0xFF);
/ ~3 {: D+ f2 N7 b6 z0 p5 q
/* Enable synchronization of RX and TX sections */
: o8 ]! _3 b% M  ^McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
" ^; d- u. G( ^( M, |0 X! h*/
% i3 ]. k  v' r& k7 J6 ^5 d  bMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
5 z8 M! W1 W/ iMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
$ F2 K) H/ X! F1 fMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
0 ^' Q2 S: Q2 i3 gMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) c# [8 _. ~) A/ }' m. f5 p" R) q* f| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
4 i5 \! i$ z2 ?6 T7 }| MCASP_TX_CLKFAIL
# N1 M' F7 Z% ^5 }' i( _7 a| MCASP_TX_SYNCERROR
2 v  Y9 p. v% @- O| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
5 B7 F- e2 Z& g3 p& v0 u( p) u! m% }8 m9 k{
/* Start the clocks */
8 D! x6 q% h5 T! N2 w2 U) Q- q2 lMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
, d6 p; F7 l# G& i" D* p- [9 uMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
4 o; k) F( o! w- rEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
' y2 D5 d" ~8 z2 x6 U1 f: ~$ E0 NEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
/ l% K& R. G2 w. g* HMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
7 r) Z. x" C& Z( O. }1 P( `9 J" hMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

* O+ |5 o1 Q9 V. }# J' `