MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8745|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,/ O: E: G2 m% z
input mcasp_ahclkx,
. y- e' e: y( ]9 Sinput mcasp_aclkx,6 A8 `6 V* ?" ]' {
input axr0,7 Z% |6 a( |2 P
8 `+ `0 Y/ u( p7 ]
output mcasp_afsr,8 n2 G) F) l2 H# H& X3 R# V0 Y( s
output mcasp_ahclkr,3 `9 B7 m, T( i5 z$ x2 ?7 L
output mcasp_aclkr,' [' @. W/ \# r" Q! X
output axr1,0 q+ v: u7 \& B$ Y8 f
assign mcasp_afsr = mcasp_afsx;
. i# z& M6 j' _6 f$ `8 gassign mcasp_aclkr = mcasp_aclkx;
6 n/ n- ~. W9 C7 m2 N$ yassign mcasp_ahclkr = mcasp_ahclkx;
+ y( X, l1 s0 |" N2 nassign axr1 = axr0;
' D: r8 p2 E3 q# I
3 p3 ~8 ~/ g4 V9 C0 _  I$ O
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

! T3 U; ?  f. |  u8 P! M( H
static void McASPI2SConfigure(void)
" i6 L  c. e3 N/ o! f4 J# d{" e% y% E% i2 \- ^% M$ l% N0 @
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
; o- `- Z- L- v# C( ?" sMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
& ^& p( M' _) |' k& S/ Q5 kMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);4 h  P8 t# C  x$ {
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
- v3 R6 k5 r3 VMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
7 _7 c% {+ [) ^4 [MCASP_RX_MODE_DMA);
% D4 w) W5 O, Q, E. a7 EMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 I5 ^8 H! u/ P6 `MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */0 }+ T, C7 n9 J( c1 j
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
9 o6 K1 e4 A+ C, O" U* j5 [6 T9 yMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);2 Y; T- r  t" H9 a2 t" O; v
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
* M8 J0 e2 |0 }# p$ x: D7 ?" r9 tMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
& U. w( b8 B4 f% \- ^1 H& XMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
' R0 \% F) M/ Z% ]McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
% ^: t% I2 n' F4 r& J6 q- v6 F+ r! aMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
* m6 ~  B8 i% u& ?0x00, 0xFF);
/* configure the clock for transmitter */9 _" d% N5 I) Q
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);8 L3 V$ ~( J+ U4 }9 {
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
& |' E) @9 N4 Q' ^( F/ W# VMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
- d- ?, N2 G* l/ r! ~- }0x00, 0xFF);
5 [* m; M# Q- h1 d$ x$ J' d2 c/ {* S
  j6 u0 n4 [$ a/* Enable synchronization of RX and TX sections */
& ~! E- Z  ^2 C! [. a+ q  d" oMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
+ M, W2 A( X4 M0 @" y! rMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);/ }% [, j& R! D
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*' e, j6 v/ b& K2 W+ o! b
** Set the serializers, Currently only one serializer is set as
* K0 t5 \/ J; h. h** transmitter and one serializer as receiver.0 g6 e8 U+ k- y3 ?" K/ V9 R* J& k
*/+ C$ ~' v/ n+ k! [' [
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);( B0 m' V, P: q& o
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
5 W! |* X# A% x6 }+ ]** Configure the McASP pins $ g% P$ Q& E! W- p
** Input - Frame Sync, Clock and Serializer Rx. q6 Z5 T* F7 l% Y5 j
** Output - Serializer Tx is connected to the input of the codec
1 x8 W3 l2 A( r+ n' C$ ~8 L*/- i5 z$ [  X5 \- |
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);; a8 O7 G3 u2 g! T( `
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
4 E$ q) \. H4 B) UMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
! Y" v: M# J; w% C| MCASP_PIN_ACLKX5 G0 j# U" P$ c( j/ c: O# ?; @8 l
| MCASP_PIN_AHCLKX# G; ^  e5 F4 }, q0 r/ c, a
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */( c1 F8 ~! z& G0 @
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
+ N! S2 D  \+ {* s! N2 S0 W7 J| MCASP_TX_CLKFAIL
( b; c6 _9 }6 N; G7 e| MCASP_TX_SYNCERROR
8 A+ r6 M, T0 [; V( S. }; a| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 3 v! @# `! g1 [& F3 m* C, f
| MCASP_RX_CLKFAIL1 K; M; T' C% Y4 `" m+ E
| MCASP_RX_SYNCERROR
+ n$ J, {7 x" v$ p9 E) |. n| MCASP_RX_OVERRUN);
! `* f( t6 L6 Z- h- Z}
static void I2SDataTxRxActivate(void)
( Z5 Z. ?' v, e# \+ u/ k) m2 p. Q{
* t/ J0 T" t& X$ o; h/* Start the clocks */
0 `' x  w! Q# \$ J6 b! C9 xMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);) H$ g0 n2 L7 S& _' ?' {
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
, H$ [4 t9 x5 K! z9 tEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
5 r. F8 t7 u1 q& t" sEDMA3_TRIG_MODE_EVENT);
3 W# T  D4 Z% S: MEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
, |+ ~9 f: H7 W5 E1 K. ~EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
! ]1 d4 _5 A+ e  z5 P* XMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
- V+ u. J5 H. Y' F, p& G$ x3 i9 qMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */) f1 X9 P# Z* c9 p' b
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */  z) |$ C/ Z/ s( X5 e
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);) w6 ^7 l3 ]9 `, g+ i
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);/ s! W. f, u) o7 m* n) I9 m
}
! w& _% ]: p, O; L% H
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
" u# H1 _' d  G& C4 n
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-3 23:52 , Processed in 0.042497 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表