MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11511|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
! D$ L2 W# |3 E$ P$ einput mcasp_ahclkx,
9 l& B7 m9 R3 ?$ G; y: g0 |input mcasp_aclkx,: v! j: r  O0 Z3 |7 c
input axr0,
$ b( B9 P5 b( r) U' H0 C1 O0 V9 w7 |
output mcasp_afsr,: \" @0 ~' e) B6 j, R1 i
output mcasp_ahclkr,; n" h5 S7 p) m) b
output mcasp_aclkr,
/ _! }, s6 O( x9 Foutput axr1,5 v$ o3 D# b9 H9 q  Q# l
assign mcasp_afsr = mcasp_afsx;6 c" \8 O- ]7 O/ z) g" J
assign mcasp_aclkr = mcasp_aclkx;7 [; ]& U7 [% W
assign mcasp_ahclkr = mcasp_ahclkx;
0 X  ~$ |: U2 `+ oassign axr1 = axr0;

, Y& ?! C5 g4 K! r% \( O- j7 M+ q7 X1 o+ e) c
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
3 [" `  |  I  c/ o1 ?/ e+ _
static void McASPI2SConfigure(void). Y- C* Q7 E7 [9 b2 U' H3 U: y
{8 m, @. m6 M: T! W/ V% T
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
- C+ p. q# B  t& B: Y7 S' _& c" f3 jMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
: _5 R' T0 i* ]! t' Q/ UMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
, g" w9 Q: j0 j7 t/ VMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */8 ^' A5 @: y$ a+ R; j
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
/ t/ ?- }8 h& ~MCASP_RX_MODE_DMA);: j1 s5 [& q9 V6 u. a: g
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,0 S% t3 T' \5 K7 B
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
' n& y% Q1 m& Q+ ^* KMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
; z7 C. N0 A$ [- ^' e3 B7 LMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
, t5 s) a) ^( U7 X, L- D& ZMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
$ q0 A3 N# c1 nMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
) E8 {% M3 Z2 N2 DMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
4 d# ]; \4 t1 P, T( wMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
% l7 }0 T8 j2 L8 [) Q" T7 eMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
1 I$ H% b+ O% }9 l, U  i0x00, 0xFF);
/* configure the clock for transmitter */
) ]  X. j  S1 x: D! e. eMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
* F. u  e, n# Z! l6 C9 A$ q  lMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
) T, h% F  ]1 n; XMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,8 {( `8 i; F* Z- r
0x00, 0xFF);
1 E7 r5 q/ E' l7 m
$ V2 h" }! B- F/* Enable synchronization of RX and TX sections */ ! |% L) P4 g# w: a/ q! ]
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
/ N6 H% e" }* d/ J+ M8 TMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
; v- [% N* `# ?5 C+ d& w: a% dMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*2 a- `# a% k- z+ y
** Set the serializers, Currently only one serializer is set as
% |) e( c. j* g" r* E** transmitter and one serializer as receiver./ _5 |* ^" A' }' b& a
*/( R# i, v  V1 C/ {, l5 _4 k
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
6 g0 N: S( ~9 s8 o# H! w( yMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*/ G7 g2 `. P1 q8 A4 W
** Configure the McASP pins
+ c' C& P: r/ n$ l( n** Input - Frame Sync, Clock and Serializer Rx0 d: d+ u6 S! E+ ]1 {1 X
** Output - Serializer Tx is connected to the input of the codec
+ L' x6 _7 m7 j" P) o*/; Q  I8 S' Z5 V' U' G- i
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);3 g( c( ^9 M+ r$ D% \) {! |# A# R
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));. T6 o) I/ [) f0 w- \9 i% h
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX0 V% F0 m1 o, a, r% b9 u2 h3 j+ D/ T
| MCASP_PIN_ACLKX
. X' ?- d& r9 H( n| MCASP_PIN_AHCLKX+ d0 k$ W1 [& i
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
1 n& P1 S3 Q$ W% cMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR : u3 l6 c) t* P% p! T& [
| MCASP_TX_CLKFAIL
: S, q( {  \; c, M/ O| MCASP_TX_SYNCERROR9 W2 O/ M7 ~' n4 v7 e8 G8 S
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
5 X2 c( V3 T+ }" S! \| MCASP_RX_CLKFAIL" z* F7 I' g. _' B4 C! [
| MCASP_RX_SYNCERROR
9 x+ n( V, o5 p| MCASP_RX_OVERRUN);# P, s4 |+ H7 N
}
static void I2SDataTxRxActivate(void)
( U& S+ P: y8 |4 z' A* d6 i{
6 ^) q0 a/ x' n  [5 N7 p' I" k/* Start the clocks */
7 p! ]; b5 ^. ?* `McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
0 ^6 G7 ]# }# `2 d) u; a+ G) IMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
1 @" M5 {/ P) ^8 w& |EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
, ?  j: U! n; {: ~& XEDMA3_TRIG_MODE_EVENT);7 W# A. E- ?: X  t; }( ], s
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
! s0 X5 J8 x; v! HEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
; |0 E5 ~3 R5 e% S# N' _McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
+ n2 C0 Z6 ^. `1 H9 m) {/ KMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */3 r% f# M6 A$ x! g# h, [
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
' c6 n3 t9 Q9 _( z- ?! S1 }5 }7 ~McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
, P. c, p9 V& }5 _6 c& WMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
" c" h: }; ?# I! L}
1 L0 {' [. ~: M4 M3 P  E. K
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
" O! p0 u, ^0 I8 N
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-7 16:49 , Processed in 0.037836 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表