MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
3 _4 p; Q6 x2 L( V3 ~input mcasp_aclkx,
+ ^) p3 b: P9 S8 iinput axr0,
& s0 t  o2 w8 o$ v
2 X3 P  n1 e, v5 n9 H( toutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
) k: i8 N) \9 y6 F

assign mcasp_afsr = mcasp_afsx;
" q) i/ d. h2 j; ?2 ~1 eassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
2 D, k" r! z& [' f2 J( D, d9 x9 g2 hassign axr1 = axr0;

, a* D. U( x+ g0 V: Y9 b

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
# O9 {, L! n2 D- i# s5 i# M" L8 X{
- K1 a' |, `5 H; tMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
- t& h1 y- E0 k0 KMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
. I# W* {+ t* f! e8 UMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
: ?! x4 x5 W8 @& zMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 M2 n- P. H9 _# `MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
. Z0 H! m- H7 _  I) M& vMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
: \: _8 C  }: WMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
' g8 T4 b$ o5 B- a/ ZMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
1 N2 o* E/ t! n& ^7 ~9 O! gMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
) \2 m; M. O) f4 h8 H+ VMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
. c' u$ l2 I9 j; T$ |3 ^0x00, 0xFF);
7 c- d5 k% E# O4 x+ l
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
) j+ x9 L7 \% gMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
5 `9 K- W3 i8 A- O) [3 Q** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
  q$ t5 r' X6 A+ m, ]0 s+ s*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
9 ~4 D  M7 g! R+ hMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
7 F* P7 J# w- w0 B, n** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
, E' a2 w* r( {% Y$ {9 T5 m** Output - Serializer Tx is connected to the input of the codec
: \) h, f4 x' N*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
$ k- w- _$ @7 K4 H/ I" v" p, n4 J3 nMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
' G' R9 a0 _* r' O& @( @; q| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
3 \' y3 l' ~. B0 o# _( ?5 x| MCASP_TX_SYNCERROR
: j+ E8 r0 ?+ L! d( f2 f| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
# C6 Z  b. f  z/ |& r. E; j$ c2 `" q9 M  X| MCASP_RX_SYNCERROR
/ B! U4 H# R3 r  L, X  || MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
2 }' c7 v+ }8 H  x/ X7 b/* Start the clocks */
5 }: ]" w4 }, T  e* fMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
* h  ~: w! M3 E! Z( sEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
" G5 g( N& |; G& c! xMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

) ^7 e# `! C( `# A1 e4 Y

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.