MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8533|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
" w' X# _. {5 a) g7 Rinput mcasp_ahclkx,
1 _! c8 F  D" k1 B' ?input mcasp_aclkx,
- n5 }. s2 j, t5 c) h9 b$ `. D( o; Ainput axr0,( }6 g2 v2 {! h& ]

; q) |# Q" o+ [$ r6 M- l4 @/ O- ]output mcasp_afsr,
& F/ t& C% q. ^" s2 Houtput mcasp_ahclkr,
# @$ ?+ }' o! _output mcasp_aclkr,
3 c; j1 E) D8 k# ^% xoutput axr1,+ p2 z+ U- I% h
assign mcasp_afsr = mcasp_afsx;
4 W% h3 T1 a0 D- j/ Y# Yassign mcasp_aclkr = mcasp_aclkx;
& M# w, p2 |8 W! @, ^assign mcasp_ahclkr = mcasp_ahclkx;; t, {0 m( E7 Z! d+ r
assign axr1 = axr0;

; C$ s3 E  Z& r' l5 R7 F' [) w8 C, ]5 S2 j" Q* w! J8 U
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

/ y5 K# X  e$ v" \
static void McASPI2SConfigure(void). b: S" v( k/ Y% a3 D
{
( b) ?2 ~- G+ P3 h9 [* pMcASPRxReset(SOC_MCASP_0_CTRL_REGS);0 I, j3 j! N. r. v4 T/ F; v2 Z0 `
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */+ f, C* G) k3 f/ _0 T+ N
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);/ z( U; x, ~) X/ `8 X; y
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */+ S' A, r' @! ~( a5 m
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* c% [3 G4 H5 L$ m/ [( `
MCASP_RX_MODE_DMA);
, V; f  i: }' n/ l& P* QMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,9 ^2 m/ Q, o, J: X
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
+ P, r, w9 I2 U2 SMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
: ^% h8 T3 ?- Z9 N/ h% Y3 P  D8 jMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
$ x5 X9 x! r# ?0 @McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, : S1 ~0 k, a4 t: @7 o- R7 Y% `
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
, A$ ?4 L% c( qMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
2 W/ C; U! a' Z9 `6 dMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 2 E" d7 l/ q3 I3 o8 q3 G# h
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,1 \3 F% e0 U1 A) u
0x00, 0xFF);
/* configure the clock for transmitter */, r+ v% `1 I; y1 T
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
* s4 P3 T+ a8 I& U( wMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 0 }( q2 d9 Y& m: L* s7 S
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,0 J' c* r6 j+ P
0x00, 0xFF);
" u( u% }+ x" F3 n" `
0 D/ R9 E6 Z( x- X( O( |- U/* Enable synchronization of RX and TX sections */
, v. }  {0 L, _5 P  YMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
& o0 L' ?4 s% ]$ a5 V7 oMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
2 s  a% O0 g; g3 Z* N7 OMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
# ~" o! W$ c; x" a; a7 }- n** Set the serializers, Currently only one serializer is set as
; \' B- C/ g; r+ q; V5 a; o6 \! @** transmitter and one serializer as receiver.' P# v, K. n. @8 _; g. j# c
*/
# X) R& v- K2 w- `McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
3 ?6 s+ |0 e4 b4 ~! _McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*  G5 k/ ~( C  Y/ F! b
** Configure the McASP pins 1 K; }3 H( `2 Q% b: b9 ^
** Input - Frame Sync, Clock and Serializer Rx. f0 W8 k8 ^4 ~9 x' }+ N! _( t
** Output - Serializer Tx is connected to the input of the codec ( D/ v9 Y; Y2 x+ E0 e
*/
, k. u2 \% O0 E5 i0 N! u3 k& zMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
% [6 l& |6 y3 r- B5 C7 }4 VMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
$ h9 _( X1 M) E) tMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
4 j- J+ A5 k- K+ E| MCASP_PIN_ACLKX) D  o* @. b* `2 s6 M% r# a
| MCASP_PIN_AHCLKX  v- t7 S8 P  o5 k
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */, s3 r% r: G! b0 t9 V0 u
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
0 c7 {+ b) l# @# T6 |! J- s| MCASP_TX_CLKFAIL
4 r$ b$ r" \( m2 d+ j! B: [| MCASP_TX_SYNCERROR7 F& `& T& c3 \% ?& y( i: X
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR # L8 E& [' P3 j8 g- X! U' V
| MCASP_RX_CLKFAIL7 b  j8 x7 f( F0 u
| MCASP_RX_SYNCERROR 4 U% D5 \0 s6 a, w' t, z6 k
| MCASP_RX_OVERRUN);' [4 ~# ~+ h( i0 U" ]( @
}
static void I2SDataTxRxActivate(void)
/ }; L5 o, x3 N6 c) {7 u+ P" T+ `{
' F9 F2 u2 c. B7 w+ G) k/* Start the clocks */
& b$ o7 \( G/ p3 S# oMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);, q/ z8 A+ D  A" j! U0 j
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
* V9 _2 b  D8 b3 u/ `& \EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,% r2 g  S( R  l3 Z4 F& i: R
EDMA3_TRIG_MODE_EVENT);( }5 `7 R+ a: Y
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 5 J0 h* [+ R0 w; ?
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
8 _. [' g) E8 w4 A+ t8 K; E4 BMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);* n/ E) B: w. r! z# y' U
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
; O/ J$ f' H; `0 P# lwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
3 Q- O" L  z6 _2 @$ I2 F; N2 IMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
- E- ^! L& z% _McASPTxEnable(SOC_MCASP_0_CTRL_REGS);. v0 ?$ i+ H7 k* j- {1 E. A# L! b% t
}
; p7 j8 i' ^% E
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

  q. M: m. S( T; h
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-11-26 10:48 , Processed in 0.105572 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表