MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
5 o' x3 o4 Q1 P4 _3 }2 y% C3 yinput mcasp_ahclkx,
0 C: v' g$ S. Pinput mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
& ~7 k" x# o) E- j$ N8 o9 `  Voutput mcasp_aclkr,
( h# b$ X! T6 N- A) b2 l7 houtput axr1,
( c8 Z; `6 L2 r3 H9 I* E9 R" r

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
8 X2 k9 C) g6 R/ tassign axr1 = axr0;

0 u( @& s) z, L3 f8 G
) f2 D: x' E3 j$ B- ?0 r

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

# _- Y* {1 V! G2 _/ c: n" y1 |+ p, w

static void McASPI2SConfigure(void)
9 L. H! o# p& N{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
$ E5 A" A+ y& [  d6 v+ ]. u$ G& W' o  IMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 y* A! v: V( b" i2 d6 ]2 MMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' L* q4 c. p( }/ T/ hMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
6 e0 D/ Y" {, s% X9 T- H# _McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
. C+ r3 c4 V8 W/ qMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
* A/ E  h3 f' z8 Y( r/ }) a0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
* _- i" W- @9 G: I4 f) DMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
2 m' B' q6 v  q" n3 s0x00, 0xFF);
  i# k+ ]+ P* p9 l8 c
/* Enable synchronization of RX and TX sections */
( x, g$ c( v" t! u9 K8 O5 QMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
: I' [# T% R9 \# a' uMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
8 N1 J$ @! _- |$ YMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
# T  S9 u6 {- J& m3 g% N; m** transmitter and one serializer as receiver.
*/
. X1 g/ C0 I+ K/ G1 I" u" i- WMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
  m- g) t6 Q  J** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
3 t0 i  C" C( q4 I3 ^# K8 H** Output - Serializer Tx is connected to the input of the codec
: C4 ?1 F& }' ^+ W5 o*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
8 b* S( p% l" @  k8 R5 jMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
/ P7 i' c/ i: _  h# e. F, N& a| MCASP_PIN_ACLKX
) t1 D7 n( d, h/ S' j| MCASP_PIN_AHCLKX
; x4 Y' U! V* C0 Q| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
( ]7 |9 B8 W. Z1 S/ k$ d! D  s5 || MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
3 N/ w5 r  n+ E+ ?1 o| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/ o5 i9 F  q% c5 C, l7 O/* Start the clocks */
0 \- k  y! t, |9 Y6 T2 ?McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
+ U  W8 ^3 A/ m* i1 R3 ^McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
) Q6 e4 ?4 [/ k" N4 l' YEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
* R7 L# ^  |; m, dEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
3 y0 T& o' T. D+ FEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
! g- n( j% M+ y# y5 E8 u! U& X$ q4 TMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
* F, _! }8 b' s/ {while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
% p6 ]; i+ V6 xMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
. B7 J% v6 m, p% f8 EMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 e% c# K% Z- L2 ]0 ~}

- r7 R- D$ O" a! o* F

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

) N3 @5 f/ R. F$ v  D# t, j