MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
  X# y/ o2 G! T+ x( oinput mcasp_aclkx,
input axr0,

output mcasp_afsr,
: Q3 ]* s' ^' youtput mcasp_ahclkr,
3 k! Z* e, F; `+ k; U) Y, foutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
' \- e! }! Z9 R% J& i0 @assign mcasp_aclkr = mcasp_aclkx;
7 y/ S- u: x* l2 U* x0 jassign mcasp_ahclkr = mcasp_ahclkx;
% h/ P; x8 p. H; [& S% w% `assign axr1 = axr0;

9 a) K- x. s5 U' g
9 \7 R, W( e2 y

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
3 a0 `# B# F- r3 j- c. W9 U7 ~McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
( P+ B  v5 P. Q; iMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
8 a. D* O0 k5 I1 C0 y; WMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
/ a' ^* E4 q# {, o4 e3 e& @McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
" z* o5 |. T  y6 ?McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
/ E: z! k; A% `$ x! }9 {" n. V9 J1 WMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
3 ?' S/ k8 U# |( u% L1 o( F$ c& V0x00, 0xFF);
3 u' }: J0 q3 f; q$ Z+ O9 x
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
& N  O- }7 @5 k3 V. t8 [McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
* P. A1 @" R0 }, A0 E$ S2 B; G. ^** transmitter and one serializer as receiver.
* _4 g/ u, M# X# A; o- [, Q% r) k*/
- m, L' m* B8 P7 J! `3 tMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
  o: n' n6 b7 X: M* S, i! T** Configure the McASP pins
% K/ V$ |, H: }! a+ G& |/ i** Input - Frame Sync, Clock and Serializer Rx
0 z/ Q9 M4 k  f** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
: M- M2 ^- D6 ?5 ~. m& dMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
" o; l& {: m) J. x) I' dMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
' K5 s, W$ F9 U& C" E2 A7 |* h| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
- p/ H$ ?( p; K, `| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
* W- A8 T! ^8 w% B& iMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
! P- o1 R# Z4 l' z0 G& |( v7 n| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
: t6 \3 [6 X2 N4 A+ h& F8 L| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 c  k+ ]1 z- I) `& [+ s* m| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
9 G: O7 X9 k0 U  x}

static void I2SDataTxRxActivate(void)
{
( p" n; b( a% i$ ]' r/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
! n; [+ f. G! i0 JEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
3 a% b; H; F( H9 S  i7 o& `$ y0 RMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
- K/ X( ]. i% z/ XMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
& w, ^6 u, j1 S: V, Dwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
$ l. J6 c* E# O0 G$ j& S3 J! xMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.