MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11634|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1215

积分

金牌会员

Rank: 6Rank: 6

积分
1215
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,: o2 A" K/ n( Y9 `
input mcasp_ahclkx,
2 _  r5 p5 {) a6 Q" Y7 F$ w$ @9 s& Jinput mcasp_aclkx,0 F9 h+ q. k* u2 g8 H- [3 U$ u: M
input axr0,4 ^7 p& a% d  O/ D4 Q

' z4 K6 Z  K; x- b. I6 b' c: \output mcasp_afsr,8 F0 h1 t/ y; C) y
output mcasp_ahclkr,
8 ~) R/ C$ f5 v4 m, M" woutput mcasp_aclkr," s2 [# w* W: i2 V- E! M1 k( `
output axr1,' [8 i6 ]# ?, J5 k4 `
assign mcasp_afsr = mcasp_afsx;
/ ~5 s7 |) E3 [6 \! H3 Iassign mcasp_aclkr = mcasp_aclkx;
$ _: j' f- f7 L8 h  s$ b) W- Zassign mcasp_ahclkr = mcasp_ahclkx;/ D# D' Y* U8 D' Y
assign axr1 = axr0;
$ `: C9 v4 {$ a+ K, j

! R# w9 t3 T8 @7 Y) `- ?, A" p
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
. ~# O4 h8 t( x2 Y
static void McASPI2SConfigure(void)7 s* w. G5 k8 z# `! A
{- J. k' Y% `1 i7 \: {; k: w
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
! A9 F# W2 J1 F# a# V2 aMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
! i9 k6 n& B2 {McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
+ e: O8 k6 h" p7 e  F1 o; {6 NMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */) |* p" q  Y* z% w& d7 H. \
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,% B- j2 ?! N7 Q5 K$ r; A
MCASP_RX_MODE_DMA);
( w" @& g% C9 F3 n) D0 _* x, E) v1 kMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 J" s# E8 x2 p/ Y. ?$ EMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */& q( ]6 S9 p" Y9 F$ z; W) e( G
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
0 h, e" O" X; p# b, P( {; p" @MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
; e' X2 a" Q2 g' W& D* AMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
( n% W2 _( |9 j/ |# m1 uMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
: P1 i7 M6 d: E& T  b; YMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);) p5 V2 S! \" T4 M
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
7 I( ~: ]! I4 wMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
- ?' }* |# g' o6 s0 ?0x00, 0xFF);
/* configure the clock for transmitter */
+ b' y% y6 r6 J- n6 d1 T7 XMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  B0 T" ]" C* F. f2 Q. z3 tMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ) n4 K4 ]$ ~3 v% j7 r1 r
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,) E- |  V" B+ V( C
0x00, 0xFF);
0 F: P. C  J/ d
7 v. e0 E0 j" H! x1 }' t/* Enable synchronization of RX and TX sections */
  Y0 a* K- r3 ]McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
0 T' l& I. u( y! ?4 dMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);: o& `( I* X; E: R$ s+ _( o7 f! D4 w
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
0 L) F$ A2 \7 Q** Set the serializers, Currently only one serializer is set as5 m  x' L$ k; x6 k1 Z
** transmitter and one serializer as receiver.4 g3 _, A5 \9 M! Y3 K; n" w
*/9 p* E0 o- E: D& j9 R# F8 s; _+ Q
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
2 z. m1 a. d3 C9 i% PMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
% l3 }& H# ~7 b1 X# u** Configure the McASP pins * y; c! f6 n; h* x' M& f
** Input - Frame Sync, Clock and Serializer Rx
3 Q, _) |; V* w** Output - Serializer Tx is connected to the input of the codec - U( T! R6 E# a" u3 J! c7 g! S
*/; o- ]* u3 o; O) m5 _& Z& o
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
, w4 U4 j# @5 p( p6 A! B; {McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
/ D" c) `- N) m( h1 w8 T0 n4 N& fMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX0 c# W7 M- [+ i5 K" q' a; G9 \  a+ h
| MCASP_PIN_ACLKX0 ~% _9 ?# ]5 @# Y. F( ]  D
| MCASP_PIN_AHCLKX" _3 w% e- O! R
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
/ g- Y$ M7 C# o3 s% ]0 qMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 2 b9 U2 O: @; n7 B# [4 x
| MCASP_TX_CLKFAIL
# K- Y3 ^* f% q2 t$ @| MCASP_TX_SYNCERROR0 A4 T1 p" C8 x0 k
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
0 x% I2 J' z3 v7 H5 z+ u| MCASP_RX_CLKFAIL# [( Z, b' I1 u- ^3 O
| MCASP_RX_SYNCERROR ) A7 Y2 C. q/ `/ `9 f2 m
| MCASP_RX_OVERRUN);
8 j3 z+ G0 S- ^% k2 N+ x3 ^}
static void I2SDataTxRxActivate(void)
3 r3 B# g+ g" l- @: n7 }# u# E{5 Z9 s3 {, p+ _9 x- r" C8 \
/* Start the clocks */- E' l! |6 e7 B
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);, J2 W7 u4 X, q: X8 T- |* ^; p/ E* ~0 b! I
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
. j5 U% T' v0 ]: x2 r& W. @EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,6 L7 ?2 \. b1 X
EDMA3_TRIG_MODE_EVENT);
- p: E& p2 ?5 q, M- N( P$ XEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, # ^7 S; k: H6 ]2 S& G9 A$ |$ l/ W
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
) L% W3 h7 m+ R2 w& U) FMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
8 h/ j6 h4 R- w1 C$ I1 tMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */+ X& x$ v# U4 Y
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */. {, P5 o) J) Z
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);5 O& ]  W) U* u
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);3 G9 [. h+ F) w8 l# O
}

, G5 L# a+ ?7 a: {
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

9 @# ]8 i9 ?3 H: K: k9 d
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-10 14:33 , Processed in 0.045911 second(s), 27 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表