MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
- H7 G. h/ u" |input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
+ d0 |' c8 y) t+ `9 J
! p, g$ [) `, j& t3 _+ P' Koutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
3 e2 D3 O2 Z- A. j6 d4 F

assign mcasp_afsr = mcasp_afsx;
$ y+ {* k' C& O  Cassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

$ y3 Q" Z( L' |$ I: E

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
: M# n7 G) ?0 l{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
  m# Q4 f0 x# dMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
9 F& A0 x* ^! x2 X, Q1 G7 ^& gMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
2 M# t5 g% b$ j9 C1 {' KMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 }9 G% a( v# J' ~MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  |+ L: I+ X; ~  |1 ~2 M6 \; ?- T# rMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
# u  g. P# a  ?# Y7 ~. U; pMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
6 W. Y+ O! c, p) nMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
+ Z6 A/ g) K% V5 E4 {1 NMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
/ y5 C2 M/ y) \+ `- \5 ~# ]McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
& R4 Y! M6 a; k  h+ p& wMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
* c' X6 @( g& B: Y: t$ j6 i4 b. s0x00, 0xFF);
3 u8 ?1 v/ R1 y
/* Enable synchronization of RX and TX sections */
0 F) g- A$ k& }- aMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
+ `* q3 |9 }" c! i' c$ b** Set the serializers, Currently only one serializer is set as
3 U5 V* r- u+ [** transmitter and one serializer as receiver.
) p  C. u" g, e3 f*/
/ z  w/ N3 a8 gMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
6 p' \$ E! z. |$ O) v9 a0 H7 sMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
7 p6 e, ], h! U1 z** Configure the McASP pins
+ z# Q6 S! N% {5 R** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
' k* S5 R: [+ ?5 a5 v+ D*/
/ ?: u9 _& |2 ~6 d- |! i/ nMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
5 _/ X* j% G+ s  d8 U+ wMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
  X+ r0 u. [! d1 W| MCASP_PIN_ACLKX
( W+ b1 z3 J- a- O5 X/ W& W$ X| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
: v8 J+ [& c; }| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
) E* Y+ Q3 o8 E3 f| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
1 j6 q! X( p8 h5 s: V  P| MCASP_RX_OVERRUN);
& h* R! d+ h+ c8 [# E}

static void I2SDataTxRxActivate(void)
{
+ v) I% b3 A) ^$ F" B" J7 a+ n/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
+ \9 ?# _2 K* b. _. n7 ZEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
# ?5 _; V; @3 LEDMA3_TRIG_MODE_EVENT);
# e- X6 S/ c0 T0 I% I0 t! EEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
( G. s4 H8 b( }4 fEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
- O# }8 g1 S' l9 e+ s% ^+ |  }' H; }0 DMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

0 x9 J# A7 N# f/ s7 U  }: w