MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 12424|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
! @3 @3 E2 }) P1 x# [$ O3 kinput mcasp_ahclkx," z2 X, U! w0 R& U" W, }/ e
input mcasp_aclkx,
6 J$ `7 _1 ?1 U' j+ L% xinput axr0," k' s) n! U- R1 ?. B6 q4 L

+ |5 e6 A- U. [1 ooutput mcasp_afsr,
, r  o7 d, P% C4 I2 Toutput mcasp_ahclkr,
0 E" C/ N, z" v0 S: H% O4 H9 Goutput mcasp_aclkr,% d, G2 z$ C7 h4 B/ u
output axr1,
3 n7 n. a& _% u& s8 S- d
assign mcasp_afsr = mcasp_afsx;- m' m  n  l2 f+ |' ?
assign mcasp_aclkr = mcasp_aclkx;! O3 h6 z! o: c' r0 p4 T
assign mcasp_ahclkr = mcasp_ahclkx;
0 L' J  \7 Q  U4 Cassign axr1 = axr0;

# T( e% v. ~! I+ i; \3 N3 @1 r2 i, D2 D
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
9 c( t7 F! i8 V4 H/ j, L
static void McASPI2SConfigure(void)1 X, ^, U% z' M( n1 b
{. s+ @, |5 m7 ~7 v2 W* e
McASPRxReset(SOC_MCASP_0_CTRL_REGS);  j6 g1 V- A' }3 D
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
7 p4 a9 k8 h$ [: l1 S, eMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);9 Q+ m+ I7 {2 J3 {1 u4 r
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
% v0 i8 Z$ R' c0 m5 EMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,  z+ P' _7 G# Q
MCASP_RX_MODE_DMA);: K8 d( x: e9 l7 h
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
; A7 j* q5 _7 x% l" ~# {MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */9 \# I  l$ S' Q1 q( X
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, . C! ~3 E) q  w+ Q
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);( d! _  ~8 S7 Q) j' ~' P2 l
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
9 a, E1 E& q) ]MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */4 a  C9 w, _/ j$ R1 y
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);2 C  i6 n  j$ j8 R
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
2 h- n8 M0 A8 z4 |0 l; xMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
, ^3 o( ?; D* r, M4 B: Y( ^) r1 ?0x00, 0xFF);
/* configure the clock for transmitter */. t! T9 e+ a: E
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
, Z; g+ z/ j: L7 d( w5 g6 k. JMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 2 s$ P" N) c; k3 L& \9 x, N7 k
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
2 P5 g  l5 d2 n) a/ s0x00, 0xFF);
0 I8 m& {" P* I7 k. c* `- {) E
( X) D9 z- n3 J* l3 [1 o/* Enable synchronization of RX and TX sections */
/ C9 E9 g/ q+ H" eMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */' y( \6 P0 L! T
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
# e% n4 ]/ s% o5 _! w, u* q+ XMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*  s' j6 S& @! K8 r2 u
** Set the serializers, Currently only one serializer is set as
8 ]+ x6 I/ Y: N/ E! a, z** transmitter and one serializer as receiver.9 T1 w$ N* o; t/ E; Y
*/
* F' ~# O6 `  [4 U% ]McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
/ ?/ a5 P% A3 {; V$ ~McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
2 |7 D- l* x; T** Configure the McASP pins
9 a1 E1 _" P/ @' p+ l** Input - Frame Sync, Clock and Serializer Rx! _+ c0 X+ b3 y
** Output - Serializer Tx is connected to the input of the codec 0 O  z% g: y) [5 M  ^' ?
*/
; }7 n( p) l, m: L5 HMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);! k. @) [+ M$ P3 ]* i  ]- m$ Y
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));& L, B* y) M' T
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX& D- T9 Y$ n8 Z
| MCASP_PIN_ACLKX8 N# e5 A, k9 N/ M$ _! Z4 q
| MCASP_PIN_AHCLKX7 _8 R9 L, i, e* f9 v9 L* e, ^5 O
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
) m' R$ k0 r3 i0 }0 {7 ^McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR " G. V# B( f: [
| MCASP_TX_CLKFAIL
1 a0 ?: ]( H: Z. e/ |1 K4 S, a| MCASP_TX_SYNCERROR( D' O7 m) Q# k# Q! B/ H; j- @/ K. |
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR $ x& b2 @+ k+ h+ \/ t( U- f
| MCASP_RX_CLKFAIL% L5 [4 K' n' {  o5 t" N
| MCASP_RX_SYNCERROR
) t( \% {3 y5 O9 v% A- S1 G9 Y| MCASP_RX_OVERRUN);
2 t; M) j( v6 |' F}
static void I2SDataTxRxActivate(void)7 S" u+ L: p* g, X" a# K% d; e
{/ N  W# U& F0 i  Q' ]& i5 n
/* Start the clocks */
# ^9 B: s$ A+ VMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
% Y( z4 A: I* y+ \7 fMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
/ G. X1 z4 h/ \  FEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,' H1 f  ~( i1 s9 u( r
EDMA3_TRIG_MODE_EVENT);
5 P* C* i$ Y, |EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
% `5 Q& {. a" |; uEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */) D. W" Z& |* O1 }
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
5 N+ G- O5 R, xMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
7 `: H* P! |  E+ e4 O% q% ~# ewhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */. t7 N7 x* G) b; L
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);+ K% i% n9 y1 U8 G+ ?" n7 I
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
# Z. M; A0 f  N; s9 g}
. V$ l, z( y" y- b# [; ?- i
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
/ W3 j# U& m0 Y
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-4-8 18:01 , Processed in 0.039385 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表