MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
$ ~# l  N8 G, b6 w' m# _0 I! Yinput axr0,
9 ?- u6 @7 r2 R! ?0 R5 H
# X6 P+ _9 c5 f4 j! Woutput mcasp_afsr,
output mcasp_ahclkr,
- Z2 {- ]6 n. N$ houtput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
. O/ f( n. \, _: F1 v. k5 C( Y6 massign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
- ?; J: b, g4 ]+ Z+ k( uassign axr1 = axr0;

5 Q$ f  P7 l* u& L7 e) P
( y$ X: ]! I: E# a+ \

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
; L9 \; \$ P6 z+ r* w5 k{
( j8 p6 a1 P7 ^& m: F  jMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
4 |! Z( ?; d' {, _0 F0 iMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
7 r( y8 u" ~2 W0 ~) ~$ |McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/ a; Q, F+ c  O3 F# _9 P! F* vMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
( W* Z5 d8 s/ N" k- C- ~, WMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
+ W- a& T9 V0 H! ]MCASP_RX_MODE_DMA);
. V& L% _+ k  [& Q! ?) j9 q7 TMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: \, ^, @: Z8 ^8 [. NMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
* I! }5 M1 N% a" Z- s' _McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
8 Q2 T) G1 ^& r5 M/ P. y* UMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
3 u  U: l% a  _# @9 g: M1 Z4 u- {1 ^: l* fMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
( }: o2 u' T+ J2 y) k9 S8 T' C; g, GMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 y0 J+ ~& ^( m, @7 L/ y1 H: hMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
3 t0 ]2 k1 w; d) R& P** Set the serializers, Currently only one serializer is set as
' R, p* b+ U9 S" r2 w+ j+ \( q** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
( @, V# r+ g" @; k. ?** Configure the McASP pins
) |+ \- x8 g) P( K* s: e8 X6 d** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
* f& P3 `9 F0 E8 ?" y*/
7 C7 A% a& v* c* }, i. \, [McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
1 R; @- r% n. o6 V2 i| MCASP_PIN_ACLKX
9 d# }  X0 {/ [% j3 ?4 I6 b( b| MCASP_PIN_AHCLKX
/ w: I' _9 a2 v9 k( j| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
; L! N+ `0 F% q  b# l| MCASP_TX_CLKFAIL
. A. n7 u6 ?6 i! J) e$ h8 q| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
9 e! C5 z" Y' G4 h- ]| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
" ?" G1 ^1 X- e+ h, Y5 H9 G{
/ ?' r, t! H2 o/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
% T+ z% }" a, a2 N  a, FMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
0 C9 I! x5 {3 X/ k3 ^McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
3 \1 |- t9 K: n0 j# H6 hMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

! ]0 ~4 B% ^! k3 q& w. J

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.