MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
5 D% i# W' X' q6 |input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
' N/ P! H2 k! e8 p5 R, m* y1 b& X
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
  E( u5 I! `! l" bassign axr1 = axr0;

7 V* d0 v, m7 c) T8 b# u  M2 w/ A0 u
$ K& ]+ B" C! Y( u  P

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

" {  ~, ^1 J- m, ?

static void McASPI2SConfigure(void)
{
. K& O) j3 @& ]- }1 eMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
' u. K" k* l' \/ q6 AMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
  N7 l) H, u0 ~% U; C  [2 n/ P! t8 yMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
  }! L) O' R6 O: KMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
+ a- }$ Q* C5 v* JMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
! X1 |5 a' `* z' m3 Q# `McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
2 z  L$ K9 \% \( aMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
9 v1 M/ {* S" c* o0x00, 0xFF);

/* configure the clock for transmitter */
* V$ Y* p' |0 V3 X$ |McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
" E- I  V+ s- b3 j3 G2 xMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

& R( \7 L% l# A1 _- w! |: I+ w9 M0 {4 ?/* Enable synchronization of RX and TX sections */
% C, e, ?5 [1 n0 nMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/ t$ b, `. k" eMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
9 K( e% v% c: C" R** transmitter and one serializer as receiver.
* k4 @2 U. }; @*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
2 I4 r- [) h/ a4 Z0 k** Input - Frame Sync, Clock and Serializer Rx
3 _4 H, ?! E: V% L** Output - Serializer Tx is connected to the input of the codec
/ z$ b# j, G: e1 ]- h' x* h" v( D*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
. d' r# f! [: H$ }8 Y; WMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
2 \7 W5 y+ ?. P/ y* `! W| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
& X. f$ h: m$ W" yMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 p+ ^) U6 h. Y; P| MCASP_TX_CLKFAIL
# V6 R, K0 s: Z* Z| MCASP_TX_SYNCERROR
" y4 U: ]$ ]' i9 h| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
" v, a; d; V4 X& t  w* Z% }| MCASP_RX_CLKFAIL
% r- T$ J9 l1 s5 _; {% H& ^7 f( c| MCASP_RX_SYNCERROR
, p% l4 D8 F" H) G+ w1 q8 T| MCASP_RX_OVERRUN);
. Q0 ]$ T, C( C) E}

static void I2SDataTxRxActivate(void)
, M* v& ^7 D' p$ H$ _- ~! I& e{
/* Start the clocks */
5 h* s6 q; a, @8 l9 r  }+ N, ZMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
  r" `! G/ u$ oMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
2 O; q5 V, b3 QEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
- [( ^+ ]0 \7 c; I0 Q+ m) `EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
) l, J+ B/ c+ `McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
2 L% S( k; K( v! ]0 ]; A5 Zwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
2 O) b/ d* [. f. Z4 W7 yMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

/ h& Q) W+ F  d( t3 Q

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.