MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9819|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
9 I0 N) N% D* B4 {) Ginput mcasp_ahclkx,
5 Q6 ?0 K/ W# linput mcasp_aclkx,2 X( ^% b- Y: c: J. s' D
input axr0,
+ X6 r1 ~$ W' l& b, x- ]
- {8 T% q8 |1 e- R) N, H' xoutput mcasp_afsr,% C/ H/ d; p+ W
output mcasp_ahclkr,
- e( p% T# d7 U1 k: |/ d* poutput mcasp_aclkr,
4 K  q% c* h' J* O" D7 V$ E5 r2 \8 ioutput axr1,
  ], y1 b0 M& k' {  X2 i2 L* L0 ^, C
assign mcasp_afsr = mcasp_afsx;/ N0 K: n& C# q8 O1 s+ l
assign mcasp_aclkr = mcasp_aclkx;
( m6 t1 z+ ?- [assign mcasp_ahclkr = mcasp_ahclkx;
% ^8 p, y% |% z4 _1 Eassign axr1 = axr0;

) J" h" n2 B( ?& y  r$ F% C% C) D" F! e/ R/ B4 u9 j3 _
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

9 w- r5 N8 ~6 V) J- P
static void McASPI2SConfigure(void)
7 n# s! r+ R  U" `: M2 j8 Q3 v{) a7 B- u8 p: n6 I2 ^4 F
McASPRxReset(SOC_MCASP_0_CTRL_REGS);6 w0 `4 K$ l- C  o2 a4 B$ h+ O) K/ W4 K
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
6 L7 U6 |7 M2 UMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);9 @- O: O( c3 b% E: E
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
/ a7 z: \% N! ^2 R, B8 W+ g( DMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* s# P2 I& f8 I# t5 j/ V: e, R" i8 TMCASP_RX_MODE_DMA);: ?  r7 |$ s( d% D
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
8 y- a. s, I7 J' L5 }+ {1 z0 UMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots *// {; ~: {/ Y  b
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
& H& C1 V! _. O+ r" H5 mMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);# m) D' a$ W* H; T9 ?. D, ^7 N
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
' V# S8 R8 W2 P8 KMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */- O; p( `+ d) R9 b# r
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
3 c3 g- J. x! g4 h/ l# nMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); * M8 v: c8 r* z" ]/ B/ V
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
6 H+ T; d# y" v: N0 A5 w3 ]6 ~0x00, 0xFF);
/* configure the clock for transmitter *// l$ r# }; `% N2 r( s
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
2 h1 Z8 |  d6 V5 ?9 FMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 2 {: H, @7 }' x3 w
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0 A' f8 T9 f& [0 \( F& M$ Y* ]9 \0x00, 0xFF);
/ a, \8 }  b9 B5 H5 ]0 C! t
: ~0 N( T# H: \/* Enable synchronization of RX and TX sections */ " Z/ [% [* {; b, G, ]( ^
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
8 [: a( _6 r7 U3 X# K  ^McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);0 e4 y* U8 J) e2 S
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
; @, I( v% R7 x+ ^( ~; E% I** Set the serializers, Currently only one serializer is set as( Y) @. @: }/ E, e
** transmitter and one serializer as receiver.3 {  I2 V( q9 G' i, [
*/6 p, I. {" m3 u0 i$ |
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
5 X! q1 _! Q9 M: `" |5 b0 sMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
0 K9 D! D- B1 c  T) O' r** Configure the McASP pins
- Y# J- x& _4 O9 ?** Input - Frame Sync, Clock and Serializer Rx6 G% T! h3 T1 _# f& \6 s
** Output - Serializer Tx is connected to the input of the codec
8 w3 @& N6 ^0 i. Y  `2 s/ I*/& p) }. R2 k9 B" |
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);( h- J8 J2 W6 ]2 {0 B/ |* p8 I: O
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));/ _! ?- d2 J% s7 [4 l+ k
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
' B9 x% ~; b. M* s" k6 d| MCASP_PIN_ACLKX
# j9 Z8 G9 f7 @- ^( [) K1 n: t| MCASP_PIN_AHCLKX
+ R! j1 R. T1 i# || MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
9 ?2 G4 t$ g9 @$ H  l$ ?8 YMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 8 g6 L$ N; f+ j3 j1 m+ b3 U5 O
| MCASP_TX_CLKFAIL
4 \5 d2 L0 l* L) a9 K- l4 i| MCASP_TX_SYNCERROR
: X! h' W. Y6 `| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
3 f7 a1 Z3 X% p' N| MCASP_RX_CLKFAIL: Y" z: v9 b/ t- j  r# t
| MCASP_RX_SYNCERROR , F' H( [# h* e8 v1 E" T
| MCASP_RX_OVERRUN);
% ?; j) v% x2 M5 F3 I1 i}
static void I2SDataTxRxActivate(void)
% p1 q1 u2 p$ K) ~4 ^0 l' i{
" _/ {& C8 K! \% S! M/* Start the clocks */
  f9 D# z5 r; Y+ \% U4 u- D) D( NMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);5 ^' {9 T8 e, Y, y) Y3 z
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
# w/ v* A5 u( r" u4 A" |$ XEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
3 \( D4 ?) Y% R; LEDMA3_TRIG_MODE_EVENT);, z1 n8 V7 j8 V7 Y6 x3 W: ]
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
$ W3 V4 v/ P% \7 U- S: rEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */2 M9 b' u5 O3 L7 u% g' u
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
" v+ ~& [1 z$ Q, A5 b( @- Z4 [9 D$ oMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */9 C# r* ~; @% F; f. d
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
( z! P% K7 H$ R- |5 T) @4 cMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
" X  b5 x% c* eMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
; T1 B5 F4 k/ V" @4 ~; [! A0 k}
9 Y& K" d7 I* P( M0 b/ E1 E
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
, d: a( ]) @7 }: i
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-21 04:21 , Processed in 0.040328 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表