MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11732|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1215

积分

金牌会员

Rank: 6Rank: 6

积分
1215
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
1 c! p1 c: A2 x7 r) {input mcasp_ahclkx,7 C4 ^# d, v! |7 e4 ?4 G
input mcasp_aclkx,9 C/ [1 `* T; y! [  L
input axr0,
7 u" J0 w, r' O0 n) W& I% _. T# n/ ~0 ?
output mcasp_afsr,
$ h+ e+ W$ f: x/ I2 H  L# [output mcasp_ahclkr,
8 W  h) E& q( L3 t% \' _& Ioutput mcasp_aclkr,
8 L! H2 E- p4 q& Aoutput axr1,
3 H0 I  `9 @3 d! ]
assign mcasp_afsr = mcasp_afsx;
$ X9 m) T3 i6 E; passign mcasp_aclkr = mcasp_aclkx;
8 p/ s- [% f1 y% X+ kassign mcasp_ahclkr = mcasp_ahclkx;
( T! u; }+ B: ^: passign axr1 = axr0;

. |4 c1 d, F8 T/ T7 Z) D8 m! ?+ a8 r" A0 l
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

' c" Q6 G5 @2 D6 {. s8 S$ i( H2 F
static void McASPI2SConfigure(void)
% ~2 a: T+ l' f* ?{& [% j: u" k5 B
McASPRxReset(SOC_MCASP_0_CTRL_REGS);4 Y9 s( \' ^" M4 }
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
& t$ Z6 J5 S% u5 HMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);' [8 u3 g5 a" R" q4 ]8 a
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */6 r1 D$ |) `; G8 G4 w7 R8 [
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) i1 S& A% K( q: h, H3 SMCASP_RX_MODE_DMA);
/ P8 P0 o4 Y% W: Q4 J, VMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,) K1 R- p0 Z& y" D; R6 g; j
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */: ~% {; r6 u, \6 T/ l4 c
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
/ T/ j0 v' _% L1 o6 c7 c( v! ?MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);9 `0 K2 f8 W6 |
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,   \/ }6 C+ ^6 n; O* c4 o0 V( B; J
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */( F! N5 Q' z: v8 ~/ G; C, a- D
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);  Z) o4 r* q, F$ d, \
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
+ \- e# k. E+ SMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) R6 Y4 K6 o8 a& o3 U1 p0x00, 0xFF);
/* configure the clock for transmitter */
6 ?+ V. _2 d2 q4 H. h1 ]McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);5 f2 n! R' _( ^3 X
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 2 V7 U# n" ]7 o' H
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
* \7 j& ~9 q7 f( k0x00, 0xFF);* g" ~3 x# P$ U! o) J: y0 y
, k: k% t; q! e8 A# _" q& |
/* Enable synchronization of RX and TX sections */ 6 X! P$ `( j- A( y6 |9 s1 T
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */( l) D& J  H9 S  _1 z
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);# V# s' M; p: B- A5 p
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
6 [# L# b+ x) y/ `1 D5 M8 K- L** Set the serializers, Currently only one serializer is set as
' E5 j. `+ D1 D6 ^$ ^** transmitter and one serializer as receiver.8 f3 o" T' R4 L. l8 C, A
*/- F, D/ p; U6 w  U
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);: Y$ J% s! ?1 G, F
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*! ]0 G. g! N- v/ @, J3 I
** Configure the McASP pins " N* k4 f2 q2 t7 W) C; ^
** Input - Frame Sync, Clock and Serializer Rx
& e- O( I0 }6 p4 r# T** Output - Serializer Tx is connected to the input of the codec
+ ?. {% Z' W. [, c1 m*/
' t6 l7 H8 H; PMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);1 x" |+ z# U6 g! i! p3 J
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
; h) Z/ f' K. L$ pMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX* h' m, Y. Y) A% f" \* s8 o
| MCASP_PIN_ACLKX
% k8 a' M* e' x) G* U1 ~3 B| MCASP_PIN_AHCLKX* P% L7 L4 y6 q$ m& V
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */1 x2 X' d' m$ q. @3 z  }/ T) M
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ' V, V* n7 D) \# o6 h# C/ _) Q
| MCASP_TX_CLKFAIL
: t, P  t1 }- l5 c5 d! P9 ~+ Y% r| MCASP_TX_SYNCERROR
: Z- h$ [* k# [| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ! H4 x! ?9 T0 D# }' j
| MCASP_RX_CLKFAIL1 b' \, l+ K$ p
| MCASP_RX_SYNCERROR
% B( a: D6 q' v| MCASP_RX_OVERRUN);/ S7 n) M( u  s, }# |& {2 R
}
static void I2SDataTxRxActivate(void)
" I) n, d$ {5 o( B$ [# r{
+ [( c3 `; v: _: F/* Start the clocks */! L/ ?; l; w! h( w: U
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);- s% _1 }% @# g2 D
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
' d: j. G& ~7 ~EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  f, G) T1 U9 ]3 `: e! MEDMA3_TRIG_MODE_EVENT);: c, C, R5 v8 C& W! Q0 ]
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
% J  q7 |# L  t% D3 dEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */8 J+ v  c5 `1 ~* k: u
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);* X/ d+ @- c6 s* N9 F
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
& d+ ]" S8 I7 F# Q7 Ewhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */1 u! {2 C, m/ x+ J( c1 C& z) S
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
7 ^3 C8 S4 A4 y* u9 P) G$ KMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
' q; Q+ r1 v  g) o3 X9 b* @}

$ I5 r$ }6 e, h7 }
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

3 I" J2 n/ a% A( m
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-12 22:31 , Processed in 0.041114 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表