MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
( H5 [# R6 f( T  N6 R! J$ xinput axr0,
& b4 r$ ]% o2 l7 y; m$ e0 Z
/ w; G. }  z" P# ?/ Boutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
3 {$ [* ]0 W- Ooutput axr1,

assign mcasp_afsr = mcasp_afsx;
& \1 X: v  ]2 F, i' z  r. }assign mcasp_aclkr = mcasp_aclkx;
( G3 t3 r( [2 tassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

9 H) u2 s9 I: w9 Z# z' R

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

6 o5 \; Q6 \  k* h! x$ p. m

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
  z! m2 o1 Y) x4 k  `# e; eMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
# s  b( e9 L1 j+ yMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
- ]% A' x. h. m8 c3 wMCASP_RX_MODE_DMA);
# C# ?, R' p9 L- q. fMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! Q# w) O! U' OMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
$ y1 W$ E* _% z& mMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
8 t, h# E9 Q4 E9 R$ h! q! t8 pMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
; I. n# |% P# Y( i8 F: U; y- _0 v$ C, WMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
" _8 Z* Z4 g6 y$ N3 S5 e' ~' ~0x00, 0xFF);

7 A$ I8 i: m' w+ V* x% T1 j/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
: Y4 |/ n# Y& L0 ~, w" Y** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
2 ?' V  R9 P, g# Y. ]5 e2 r" [*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
, s9 `/ A% O$ x. u0 v1 zMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
. i; _, [4 d0 p6 l0 }+ t** Configure the McASP pins
: }3 \: [; l" {+ f** Input - Frame Sync, Clock and Serializer Rx
% {. g! x. R; {! H( A' G** Output - Serializer Tx is connected to the input of the codec
*/
8 q/ c: Z& ]9 N7 R- e' \McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
7 I3 W" t. j6 L( W2 p. I5 \McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
/ n$ r3 T8 g4 I1 `( a) {$ z' r| MCASP_PIN_ACLKX
) r0 o8 X* d# F. d" \| MCASP_PIN_AHCLKX
# z: `5 j4 i( [  d0 s) u5 ~| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
) o4 ~) w& {0 d" F% S  {7 d3 cMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
; P( N: ~6 [" \) M0 u| MCASP_TX_SYNCERROR
2 R% a/ F; s# i  p3 p; v: v- }| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 ^# K9 A  T7 p/ C6 ?6 J) ?; p. H| MCASP_RX_CLKFAIL
& B/ {9 C$ O# O| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
/ s' o* P3 `6 y  p) e4 t6 g}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
( D% {* I0 \4 H. _6 [+ [McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
+ `; M2 m+ I, v3 dEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
  G/ r( [2 r7 b1 ]McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
! g9 E5 i, F6 d' O% l  b}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

# H# Y( M# o  _. }, D- J+ i