MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8804|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
7 @3 m5 I( T9 c  n2 C" k8 Einput mcasp_ahclkx,
. {1 u6 }( d- J' ?0 U) T1 pinput mcasp_aclkx,: \) g+ b7 W! W5 R3 t
input axr0,
0 o; ]5 T* A8 `0 w$ O6 v8 P- T$ ], d) I
output mcasp_afsr,- U+ o0 z# X7 v9 J9 D
output mcasp_ahclkr,* [- i  e7 R" r' I1 b# Y
output mcasp_aclkr,/ B2 d2 L4 x7 G
output axr1,
% H* l8 L$ @6 p
assign mcasp_afsr = mcasp_afsx;' e' q7 j4 @: k
assign mcasp_aclkr = mcasp_aclkx;9 N( a( E4 z9 l5 x2 z
assign mcasp_ahclkr = mcasp_ahclkx;
  c' y% c* ^+ w6 l$ L( Jassign axr1 = axr0;

; n5 ^) d; P) |: U
- H3 G5 E6 C% G3 q& O
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

" h. o0 @: Z4 e  C4 s: h) r4 s+ `% ^
static void McASPI2SConfigure(void)$ i/ D  C1 y, H( r1 n! l2 n: E; e$ O
{
( o8 v# d2 ^& c) D- F5 B4 o0 O5 XMcASPRxReset(SOC_MCASP_0_CTRL_REGS);5 \  [1 ~& O5 s1 t$ K4 q
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */. H# ^7 m2 U) M5 N+ H. P
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);3 i$ h  Z, r( m& ~
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
+ f" j3 r' x  Z+ M% c% N, XMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 e8 A+ V: l7 UMCASP_RX_MODE_DMA);4 h* V  W1 D2 n1 J
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,3 w8 S* h. l1 F3 q8 N+ l
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 j% k7 U0 {) r; P" c; R- {  @McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' q- G! I2 S! l$ c& MMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);1 G8 }5 o$ Z$ Y
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 4 r- p# u- k0 x7 R5 U( b! Y5 @
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
9 z0 U! p" j2 |# m% EMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);8 w  V2 G; X6 w: ?. ?
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); & _' z. [5 C" u. Q3 l9 F
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
$ z! S$ p; f) B% n0x00, 0xFF);
/* configure the clock for transmitter */$ _+ G" |7 I0 G7 K4 _. P' w
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);8 w  Y. o. I1 E  i+ M7 P* F
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
( d' N( \* E/ W- |& b' eMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
+ M6 R6 e# j& J8 v+ p8 K4 E5 Q6 p0x00, 0xFF);
- j* B- O- c6 @4 {1 N0 u( {$ w* m) S& P0 \
/* Enable synchronization of RX and TX sections */
# C7 P1 ]- y( M# a; X0 e* B4 F* S3 QMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */0 }2 B* X  b7 {5 |) k; s, z
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
) G5 y7 p4 G+ Y" ]4 x' s6 ?. OMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*! i* w9 j& z  O* O/ c$ K& n
** Set the serializers, Currently only one serializer is set as
9 B5 x3 a# i$ T( ]5 j** transmitter and one serializer as receiver.$ k4 z. ?1 W/ j, t2 c
*/9 \6 N; F# d& v" l
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
& P% X" N3 T1 ~% V9 FMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*2 A2 f: x$ J2 Z* @% x. }/ I
** Configure the McASP pins : B4 p7 D) n" @
** Input - Frame Sync, Clock and Serializer Rx5 l" N0 L" `2 \* f
** Output - Serializer Tx is connected to the input of the codec . w# W, t! d! U% {3 o9 m7 ~
*/
% p+ g9 Z# `# P& n# D2 r! JMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);" ?+ T& k: {2 g5 U3 x
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
" f8 \2 m6 `" f# t8 BMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX# ~' r( j, L% q) c/ l
| MCASP_PIN_ACLKX
1 R# z; j( c' Q% `# f4 j| MCASP_PIN_AHCLKX. ^, Q& f/ t! ]& m* J
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
* U$ q3 G- d7 K( k' U8 bMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 7 P3 ^+ x* {$ o
| MCASP_TX_CLKFAIL
% X  c+ G  l7 o% V| MCASP_TX_SYNCERROR
2 @+ o! v' r8 I* w' O8 Y| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 I% |. O/ l9 g0 ]' n6 K; ^5 ?3 m| MCASP_RX_CLKFAIL8 D/ J( o5 h) Y  x8 U$ `; @. s
| MCASP_RX_SYNCERROR ; ~3 a8 b( \7 ?# S
| MCASP_RX_OVERRUN);8 u) D9 [# A- w3 g9 h
}
static void I2SDataTxRxActivate(void)
, }7 s/ z, y8 V! j0 n, q{* j/ p0 U8 Q9 A7 o
/* Start the clocks */: j2 j: u# l2 _& j' x
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
" D( @9 N2 N+ ~* Q3 o, oMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer *// k" A0 O  h1 I3 e4 J4 A
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,2 V. z1 S- j# r5 X! E. Y
EDMA3_TRIG_MODE_EVENT);
! \% Z. M% q/ o2 i/ k5 ~EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
  ^) x+ ?/ J0 x5 O$ P, a6 ~EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */0 u$ E, e5 v+ A  A
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);2 q, i! S% X4 Y+ l& x
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
9 \+ _4 `) E& R: C5 ^! Cwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
! p0 C2 y% e* E: R$ U. \McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
4 m5 o+ Z8 x0 F/ I( EMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
; M# [( U7 V3 M  W$ @* |) [}
8 d6 I5 [+ e5 F! S, _3 \% j
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

+ e* W! R- K5 R) _
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-5 22:48 , Processed in 0.037575 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表