MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
. Y7 C7 Q2 w$ ^6 V9 T, d% Iinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
# W  }0 p) b$ J: L. {
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
9 ^# m' `8 Q3 _; U) a' |2 X. g

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

8 X! ^' j2 Z. q% x

static void McASPI2SConfigure(void)
$ }. f* j& [8 N{
* [( S+ J/ p5 fMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
' X% o! B6 P+ C3 A) |9 Z  I- RMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
( {/ ]  U0 N" v2 ^: Z8 r4 IMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
+ J& _! z4 n- N+ ZMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
3 c' {9 L+ `, ^+ @, ]McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
. Y, v$ ~) K$ C  MMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
/ f/ b; @! b4 FMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
4 r3 l$ W- z7 hMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
( `; Z" E6 L5 }# K5 ?McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
1 ?' r7 V5 l, S: W4 Y. X3 TMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
% j$ h% z: x6 k% ~, [McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
0 e: O/ E4 v- v' [3 CMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 ?( [" g* B+ k& U; vMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
) H1 j4 H* q% P% t0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
, x0 |8 a0 A4 I$ L% oMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
4 O9 `$ Z: x! i4 K* T- E* E) U& |** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
9 i* ^# H4 M; Z*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
: g& d. B+ W/ z" tMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
( b+ k3 f$ |1 V0 I# b+ z3 ?9 r** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
2 i# {% `/ P. _& E** Output - Serializer Tx is connected to the input of the codec
1 M& `; H6 b; A- F*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
4 P; }3 d( W4 W( E5 pMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
, U7 q, b' C$ q+ n$ ]McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
: ~7 p/ s( r3 z" s| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
9 x9 I9 z# H0 m| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
. ?/ D- ]& q& u0 U9 y* T| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
/ X4 u$ S  \' Q6 D$ C| MCASP_RX_SYNCERROR
  g6 B! r% i4 v0 t| MCASP_RX_OVERRUN);
/ E. Z' ^1 w; E1 Q5 L, {}

static void I2SDataTxRxActivate(void)
. u$ @% K8 |8 U+ s{
4 b# R7 ^( L! `4 e/* Start the clocks */
# I  L( x3 B, I4 E8 TMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
3 L9 c* g. M. U( g: oMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
- }3 Y' j/ \" X- tEDMA3_TRIG_MODE_EVENT);
  M$ ^/ M! B' `1 F+ L8 pEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
0 r, o$ |3 @3 H6 j5 x3 owhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
$ G* Y: y! n2 a9 ^. H  h% J! O}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

7 G, y; K+ @7 [2 S: W1 S' h* v8 \