MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10457|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,- b2 s& Z6 L5 J  }9 M
input mcasp_ahclkx,
8 F  p. {/ g$ R; d* vinput mcasp_aclkx,( _! N% I3 w( c$ e) G
input axr0,; A# d3 @' z  y* j! G

( p, B6 c4 M' D! youtput mcasp_afsr,* W: `' Y5 E. R* Y5 v
output mcasp_ahclkr,! i) D4 B4 n/ h& x
output mcasp_aclkr,8 e* q1 M5 `; E
output axr1,( d0 Y/ r+ Z6 T9 s1 m& T2 C
assign mcasp_afsr = mcasp_afsx;
' P! X0 r9 C6 {7 E: p, zassign mcasp_aclkr = mcasp_aclkx;
7 h8 y; X& `+ P3 I$ n0 Z, }assign mcasp_ahclkr = mcasp_ahclkx;" ]+ y8 w3 A+ K
assign axr1 = axr0;

( F1 B1 J' I5 m/ H: S
' J8 Y) U' U  |- R" G/ a" @/ e
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

2 l  v7 H% s2 N$ A6 E4 g
static void McASPI2SConfigure(void)
5 m( z; D3 j- N; Z6 a- o$ a  C{  F0 O0 Z& R- }; H2 u* X
McASPRxReset(SOC_MCASP_0_CTRL_REGS);8 S" l. D, J/ S; _1 ^8 {
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
' ]" d  i+ T+ }+ B% O  [McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);: G2 L8 i1 p, T4 z1 a8 F2 D
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
9 L/ K1 u/ ^- e$ R: m. uMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,0 ]# c8 W* H% q( g: }& J, H
MCASP_RX_MODE_DMA);
* w/ L1 B, }+ V$ {4 H) z* j& Q# UMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
+ a$ _) O" t" ]. wMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */  W; X' u# {8 g  [
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
; _3 R8 w7 t0 g, b3 L3 o( z& nMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
) B. g. U. k( F+ QMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ; @1 z+ [: H) q. {' [
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */5 K$ G: v  p2 q6 P) @
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
# i& [8 p2 H" C. w# q4 EMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
. q: S7 z+ g& ~8 C8 u5 c$ [. [% ZMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,8 D9 @+ O6 L; E) U( }5 K
0x00, 0xFF);
/* configure the clock for transmitter */
4 C- ?; B- ]1 n! XMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);( H3 n; H2 ~  L1 E2 p6 t+ s2 b
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 9 ^6 i4 a1 Y8 ?( w% a
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
4 i3 D1 d: j2 l0x00, 0xFF);
; \! p1 h7 A$ i) _8 Z7 i5 G/ [7 C' _! z' K( x
/* Enable synchronization of RX and TX sections */ 7 I, o4 C; a, f) F% Z4 w
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */" U/ j3 e+ C: x7 [% M. \% ~- n( z
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
& s) C" w( m# ?. X  _) j1 ~McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
+ k& g+ E2 ^* i5 E** Set the serializers, Currently only one serializer is set as- F& S3 K6 s1 O2 n+ U
** transmitter and one serializer as receiver.5 g% p* }/ G' O9 G5 c7 z5 }
*/! ]; @' j/ ]9 n6 h) M, L( v
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
* ?( U3 l# o* U6 k9 ZMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*  \8 p& {8 y. y2 x1 Y( Q1 ?0 r6 J' H
** Configure the McASP pins
% V  R% T+ L! d** Input - Frame Sync, Clock and Serializer Rx
) d' C$ a2 E  k  I( m; d  n' e! B' G** Output - Serializer Tx is connected to the input of the codec
1 h4 B, m3 ]7 ~, h*/' K: n: }: A" r' b
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);  W# m# B. e( |1 o) w7 h4 a6 U4 \
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));% g' `! s- B1 D1 H. z4 b* }, h
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX' ]4 Q5 I1 I& o
| MCASP_PIN_ACLKX. N! z" _2 K6 \  d
| MCASP_PIN_AHCLKX
  ]2 p- r' e; u- P+ B+ L2 f& e| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
7 n* H8 W# F, cMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
* j/ ]9 O! G% e( I& ^| MCASP_TX_CLKFAIL
4 O1 R0 y; h+ `7 \+ `| MCASP_TX_SYNCERROR- q: Q- q" {2 r, Q" U2 ?
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
) v3 A" S$ n4 _3 N| MCASP_RX_CLKFAIL4 o, A" G, h6 e9 w
| MCASP_RX_SYNCERROR
7 L9 \' h0 S& k. e! k$ w# e| MCASP_RX_OVERRUN);
' n$ A- P$ ?8 |8 O}
static void I2SDataTxRxActivate(void). r. i5 m( ~; v3 A% k
{6 N" y2 k6 Y- h0 \& Y
/* Start the clocks */: s2 h. k' Z) M( D+ s0 b4 x6 X2 b
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);6 A% ~: B* V- S) L4 b% x" _1 ?
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
+ U# Q% e% j5 m% ^EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,( @4 J* F/ ]* X/ c9 v
EDMA3_TRIG_MODE_EVENT);) |  G3 H2 M- K, E* F
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 3 x6 F8 c) W" M4 y
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */' m( ]" H1 o- n; l
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
+ `% X, t( O2 y) @7 `! t1 u" YMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */8 O( T! Q) v6 L# L; S- M
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */+ Q- @) A$ U0 L
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( N% M% x) v/ H( {McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% o4 a" y+ F! k  ^& y}

# v; }) K6 R. D2 P+ }
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: _( |1 S: _+ O
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-7 08:18 , Processed in 0.039282 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表