MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
9 I6 M% w) N/ s5 @  q$ l# o' L3 hinput mcasp_ahclkx,
4 Y8 V" r4 X9 X- P+ H7 _input mcasp_aclkx,
input axr0,

6 D" f, x- F, x' M8 Xoutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
/ i! q# s4 S' voutput axr1,
- \9 e' C$ n- @# @

assign mcasp_afsr = mcasp_afsx;
9 P' H( |  E& t1 T" M9 U" e' |% Qassign mcasp_aclkr = mcasp_aclkx;
3 p/ ?. f2 ~( A& {0 ^assign mcasp_ahclkr = mcasp_ahclkx;
7 h! o2 b" n3 U. d! k% hassign axr1 = axr0;

/ _# b) l: Z: a' x$ t4 e' W

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
' Y9 K  ?, ?8 l' y' PMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 w  ?  l, L7 {/ i& T; j" c7 s5 hMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
  n+ b; V" |7 ~5 K$ NMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
8 x7 o% y, @/ T& x; NMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
; d) p- R3 ^& N! fMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
( |7 g1 m/ N: l# @0 k5 n* a3 NMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
0 h% c) {2 G+ Q4 y! DMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
2 l- d' B4 b: L) i. {2 c2 LMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
1 F: C$ u( o/ m# x2 }: BMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
) r3 G% {+ s7 ]) f; p, XMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

  w8 z: v1 l, V: o/ z/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
  h& d, T; o9 }7 kMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
$ F9 K# m( d6 P' ~# s1 A4 b** Set the serializers, Currently only one serializer is set as
3 L  R' z/ H* a$ j/ R/ h0 s** transmitter and one serializer as receiver.
! z( r' G8 T/ A6 I; F' i. Z+ C*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
/ ?. r) w3 y/ g# w8 ^( Y( P** Input - Frame Sync, Clock and Serializer Rx
( |& ]6 H' v# }! f2 s2 q. h** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
  W# Z! l) q! g9 B( M8 e% F9 pMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
. L1 Y8 I# y. ?* x+ z& YMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
0 C( l) P* }+ N  Z! k; O, y! e| MCASP_PIN_AHCLKX
5 C- U) e8 q' i% L* \$ p7 }* t4 T2 _| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
) C8 ]2 ]2 T# ^  ]) E# ?, p| MCASP_TX_SYNCERROR
; X0 \) M- }; o+ ]6 d9 O/ X| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ }& r9 n/ q/ d/ w6 ]+ L/ T0 |- r| MCASP_RX_CLKFAIL
' ^- y. L/ y# O| MCASP_RX_SYNCERROR
; \& ]* o5 [' @0 D7 c5 A+ g+ z| MCASP_RX_OVERRUN);
+ W7 H2 a( w0 M% K( \. ]0 r}

static void I2SDataTxRxActivate(void)
' b/ f* r  I$ e: E% _) r{
/* Start the clocks */
, B& n  }8 n( T8 i  q* @McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
4 c7 W; T5 f* h+ h7 w7 YMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
" B; f! {+ F/ V- Y( U3 }/ H% uEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
7 f) w' K7 C% y7 A3 Y' xEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
+ t/ B+ C% A# t' t+ V% h5 s4 xMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
7 v' M* y9 i* O# L+ DMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
$ v6 ?  u0 G$ A% O}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.