MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
9 g1 w( K; J$ |input mcasp_ahclkx,
$ Z% {; ^4 G: j8 pinput mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
3 \3 ], L# Q/ G  D, r, {$ Y1 w( \output axr1,

assign mcasp_afsr = mcasp_afsx;
, j2 P; ^7 ~0 J; U1 Qassign mcasp_aclkr = mcasp_aclkx;
+ ~- F" g+ A6 D5 t0 bassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

. {! Y/ g) C. y) F# r, Q+ [6 |5 i

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

8 t3 _. X: C1 b4 i" ^% {

static void McASPI2SConfigure(void)
{
4 x, z! e. f( n$ jMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
3 U* W& O% g; G0 o* N* v) rMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
! K' V! u. f6 Q5 c+ ?$ U! BMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
# m: ?: w9 [$ Q8 l) HMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 d5 O5 ~9 l) NMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
6 H& [, L6 }" DMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
# t1 `- `. V1 P. z" M, N* U& U( EMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
; H( Y+ [, k' V6 {# v8 k- k6 yMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
( _5 I4 w; ?( F8 A: TMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
9 M. V/ t; @( R, e0 D* c0 h0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
9 \9 `7 l/ u1 \, P# z2 E2 }McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
3 G- D# l5 ^4 p1 y  K. rMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
' _% i! V( d2 O9 u7 M; R0x00, 0xFF);

$ y9 A; i% q2 G3 R; _( I0 E/* Enable synchronization of RX and TX sections */
! s0 z( L  n& m1 x( K  RMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
. n, w- Z" l, F6 Z* O# nMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
3 j/ F8 d4 r. L8 d2 O& c& ~! L2 W** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
$ O8 q8 O8 k: PMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
9 F% ]5 w, }2 E** Configure the McASP pins
" o" w7 p, G/ Z; u/ }** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
, ?4 p; M- @3 t) U  S*/
8 w, l! f; f- H8 jMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 [; S# o+ O* P. S( SMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
. a6 I- E9 f2 L* ^) C$ D| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
. H* T; q  ~, m: E5 H6 ]McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
" Q: V6 w9 K5 j| MCASP_TX_CLKFAIL
6 ^( c: E/ C# e9 u' w# }* c! U| MCASP_TX_SYNCERROR
) I4 m- |$ i0 ~| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
, x% o- M/ v. L9 e: [7 x& O) || MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
) N$ `+ I  e! d3 j; D| MCASP_RX_OVERRUN);
  s' A2 @0 w. g}

static void I2SDataTxRxActivate(void)
/ @+ n+ d# y0 G) ^7 [# B9 P{
/* Start the clocks */
2 @" x4 l- l4 g' b* [0 \# m+ AMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
' ]9 v* u* T2 E/ |' b$ xEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
2 g" r2 R5 s* C0 O# ?. yEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
* P1 ^. W1 e! J) Y4 E" x. Y& qMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
" {- Q5 L: {8 u2 R- lwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
; k$ }* M. P1 D# e2 N9 H1 F, dMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

8 p, H" W0 E6 o

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.