MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8188|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1210

积分

金牌会员

Rank: 6Rank: 6

积分
1210
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
# v( T/ c5 t5 G) ?1 R1 jinput mcasp_ahclkx,$ Q5 f+ x+ Y, l
input mcasp_aclkx,
& [0 k3 c: ]0 W, j+ D/ _  T4 S1 Oinput axr0,' P( w* H: V  f3 V8 N
* c, m; V, Z8 ~) p
output mcasp_afsr,
* a! g! Q3 P. |% xoutput mcasp_ahclkr,
) F7 c. t( j# H5 c" k$ poutput mcasp_aclkr,
. ~& V. }1 P* b( m" L2 ~output axr1,# l4 z9 \8 k5 E
assign mcasp_afsr = mcasp_afsx;: a# v) n- Z2 {, q
assign mcasp_aclkr = mcasp_aclkx;" X* c: ^2 E9 A: x
assign mcasp_ahclkr = mcasp_ahclkx;
+ ]+ ^# ^8 W9 X5 Cassign axr1 = axr0;

8 B5 U1 N0 z6 @& J" ^3 q/ u) E8 c; b3 v* y8 f8 a
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

2 u0 z6 f) G8 w$ L7 I0 h
static void McASPI2SConfigure(void)
$ G3 p, C1 P' @* d{5 V$ A$ f0 J" F% T6 r8 P- I
McASPRxReset(SOC_MCASP_0_CTRL_REGS);% p2 O4 e" T3 b5 x0 k
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */& c3 q3 T( w  v+ t* G6 ~
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);" f! {  O' O" M7 `" {8 x( Z
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */' ^) V% `6 c9 w  A: V
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
- z9 X3 a5 _7 p- S; j; e0 CMCASP_RX_MODE_DMA);7 y+ W, n( q+ H8 g# C. M. }
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,' p$ p/ g0 ~' D8 a3 u/ |- X% b
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 L( z7 U0 ~1 cMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, " z' E, N, T6 R) n- G* g
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
& F! b7 x  p4 lMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
% Y. k: I8 n- H5 F! C3 F( HMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */+ Z  v4 g* e- Y- H
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
" z- Q* l, S+ s3 wMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
  K( D3 M) v7 G4 g; zMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
6 l0 ^. q, |! O. [0x00, 0xFF);
/* configure the clock for transmitter */
$ K2 P/ z" [8 ?9 tMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
. Y0 U0 L- j2 _: l  ~4 CMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 2 @4 A' O2 o! k6 a- k2 ~8 X
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
% H  M, M  s% B/ @$ l5 G0 E( x& d( s0x00, 0xFF);
( U2 l; X/ ]& L( C4 ~" [
2 ?2 }4 f, w! y9 E% m/* Enable synchronization of RX and TX sections */ , \. @7 S. s: k! s5 D0 w% z6 o- D
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */6 w9 g9 K- H1 y4 t, r7 R/ v$ _
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);  z% ~" |2 F' F9 F: {
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
  z# u1 b5 q/ t! ?! _; ]. G** Set the serializers, Currently only one serializer is set as
; {* E: @. E9 Z& ~5 Y** transmitter and one serializer as receiver.) L3 C  c; E( ~! m7 x1 c, q
*/, T1 r3 \- l- }
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);; {7 b* J( Q* H  h
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
; g! c% g: E0 k. M8 o, i** Configure the McASP pins 4 G2 S" f) p5 D
** Input - Frame Sync, Clock and Serializer Rx! O, O8 ~2 y+ z6 S
** Output - Serializer Tx is connected to the input of the codec 9 K6 f! w6 {& i6 S- _
*/# \6 e. G0 @5 S' `$ x9 a
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);4 Y/ \0 V. m! b
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* A. h" n' r, ?6 i/ [McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
4 }6 X& W' g) _" @+ l$ C| MCASP_PIN_ACLKX4 [; Q! c5 _" a
| MCASP_PIN_AHCLKX  G, i. Q2 T) [' U0 W1 D) y7 _: [
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */& Z0 x& T2 R' f) s
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
% b! V! A: K( p$ ]| MCASP_TX_CLKFAIL # b* {" r1 ~% e
| MCASP_TX_SYNCERROR
+ F* D, F6 N+ A$ k| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR , b& f) o# }8 ^" u% J
| MCASP_RX_CLKFAIL/ n/ b& a0 \" ~- H
| MCASP_RX_SYNCERROR
1 ^# m* o; @: S8 @| MCASP_RX_OVERRUN);
- |) }( R* I7 a0 v$ z9 f}
static void I2SDataTxRxActivate(void)
4 {6 P, {7 j$ N' U5 p# C! \{# t1 N  _) v3 p! s
/* Start the clocks */
  G" n' l$ F0 s  r" N7 h8 ?McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);) P9 n& e+ X5 c0 l
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
* k/ `9 `5 C' u! c# @  D$ OEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
9 z9 v, d% O' R" n" g$ p% D7 `EDMA3_TRIG_MODE_EVENT);
- o6 }: ~% R6 \0 ~; ]EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
+ w* P) Y& {2 k$ y% N" ?; q' MEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */- z( r. K- h- l7 u1 a- F
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
$ M4 ~4 Q$ D7 ^+ H. ~McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
: N, B* U' Z" {1 awhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
' R& n- Z7 i( i: Q7 A4 w) h( SMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
& G4 L9 O3 |( I# }6 ?McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
& f: |* b- s5 [3 Y5 n, p}
+ c2 p" i6 d) l  R
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

! Q$ m- ~) c' P5 K( z
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-11-2 15:46 , Processed in 0.037444 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表