MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
' M# M, K0 S* z) G# `4 m# y3 q2 @) }input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

. `+ r: H7 x( S2 r: a7 Moutput mcasp_afsr,
; b+ x$ r' R  q% T+ h( ], Foutput mcasp_ahclkr,
output mcasp_aclkr,
+ L; ?' Z, o2 Goutput axr1,
% A" I4 g4 B! p) B* l" {+ p) B4 b  o% q

assign mcasp_afsr = mcasp_afsx;
/ T* p7 a( w+ Z0 |assign mcasp_aclkr = mcasp_aclkx;
+ O% L/ C6 i& x  @. dassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

* X/ i8 k# H% Q  N7 o5 T
) Y6 h; k; G, E9 M8 w4 l1 r

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

& N6 n" @8 o8 H. L2 y/ O) q- r" O7 T

static void McASPI2SConfigure(void)
{
' M2 B: M0 ^( m$ H+ ^) DMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
, t" R3 G( |, OMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
! z5 x/ H7 i. G" k) T( Q% B  OMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
* [$ z  a  E! s; W2 g2 ?  FMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
9 N- e. U* }0 u5 W9 YMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
# D: p; ?" x% L& ~, f  w! g( TMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
( s+ j2 \  t# zMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
3 f* D) `; I! z( _5 n% H0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  Q  g4 Z! E8 D8 F% BMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
/ k: {+ c) _8 C' fMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
1 P" P: U: M9 [$ x7 X- q+ }, b
' H: ?% }: |8 k1 G  K. p" W8 N/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
1 |' x% N. o' g4 \/ IMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
1 m/ j" t  L6 u# u- @; X8 w5 t1 V** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
- ^: i. |3 ^3 b3 e4 g% c; I* [9 L*/
" ~) \5 ~& V# }; l' q7 WMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
( J" t) T  E  }+ h8 N" s: k2 P5 ]** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
3 M) Y- |+ Q1 D* m" P2 x8 D& M" O3 |McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
2 ^9 a3 f7 ?! Z$ G0 _McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
. v, C6 I! ]5 j* H. IMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
3 v# x) \: @& p| MCASP_TX_CLKFAIL
7 T# V+ h0 }) L# i& }% b( {8 f| MCASP_TX_SYNCERROR
6 v1 @% B: b: W( K0 D( O| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
6 I5 f, t' R3 `( `}

static void I2SDataTxRxActivate(void)
1 ]' \' t/ I( X* e{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
  y/ j+ B* m5 o+ K" `EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
( w9 A) d: ?$ D/ CEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
3 g% q- t( U2 D2 ?7 U- ~5 X. ?2 EMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
) N( t" N5 b( e  }# |  mMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
) H: q, u, P2 d) _. I9 Y1 D: _}

$ Q7 {9 j' S1 r

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

  h5 `( T! a( {8 i3 f7 i" z9 E