MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

" R& o) q7 j# ], foutput mcasp_afsr,
output mcasp_ahclkr,
# n8 z; V) w. f: woutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
: n, S0 c3 u  Q* ~assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
+ H/ v* A! F" Z9 b  v. E% W  v+ Uassign axr1 = axr0;

! w2 J8 a+ f+ R% ~+ `9 g
; W  A8 e6 A7 f0 \4 m# l( B) E1 ^

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
& n( @6 g2 P7 b, Z6 S' ?+ F{
1 N9 R  D) g% ]0 ^) mMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
# u# J1 B8 p1 u& z( C  h+ ~7 jMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
6 I, A, e/ e3 V* r) B) t5 QMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
1 }* C# N8 b/ w4 U9 JMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: ~: P; r0 m" PMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
$ j; S% H  f! Z* `/ b% L2 ~$ H; VMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
1 g! X! ^3 \2 K. FMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
$ r9 Y  v- c7 rMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
5 x, s/ o7 |5 t+ l1 gMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
( Q. H2 C- y5 y- `- Z0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 B( b5 [) d. @+ p9 ^1 yMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
/ t2 \8 f5 H& Y+ Q9 R0x00, 0xFF);
2 [1 F( A" u) i4 r0 D$ o
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
, x0 a/ u/ ?( FMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
% Z9 X3 I4 P" p2 B, X4 Z** Set the serializers, Currently only one serializer is set as
+ N, e/ _* ]1 c' ]9 L- T** transmitter and one serializer as receiver.
* W% ~" ]6 f0 s*/
* W$ O! Z1 h: cMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
: G# [) f' x( o0 cMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
& F  u$ ?( `* C$ y5 R# aMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
2 K7 |" S! f+ y, j1 s" ?% y! f; d| MCASP_PIN_ACLKX
7 ]8 q1 z9 d$ O% u, i# k| MCASP_PIN_AHCLKX
( l' i8 ?. y% S4 d+ X# G| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
3 m* a$ ?& U1 O: h$ I5 B| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
% Q2 [7 b2 \; S2 x* h. n8 M| MCASP_RX_SYNCERROR
- q' J# A. y' Y9 B$ B, h| MCASP_RX_OVERRUN);
6 e' s0 G6 Y/ b}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
7 w* k) ?7 T6 U! aMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
3 u; u  h$ B4 C" ~0 ZMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
; Q, F# ?) K' f( `! XEDMA3_TRIG_MODE_EVENT);
7 v! \1 @1 w5 A$ }" J3 k" r* l  ]% _EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: {9 A; K# J) b- eEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
0 p( ?6 r, B! ?- n- C1 OMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
" S3 o9 h5 l& rMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
$ `& |7 X2 L- D: ]; W* z}

4 g4 z; E. Q( z6 k

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

# B/ y# L' H- U- r4 \4 a# }