MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
1 c! p1 c: A2 x7 r) {input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
7 u" J0 w, r' O0 n) W& I
output mcasp_afsr,
$ h+ e+ W$ f: x/ I2 H  L# [output mcasp_ahclkr,
8 W  h) E& q( L3 t% \' _& Ioutput mcasp_aclkr,
8 L! H2 E- p4 q& Aoutput axr1,
3 H0 I  `9 @3 d! ]

assign mcasp_afsr = mcasp_afsx;
$ X9 m) T3 i6 E; passign mcasp_aclkr = mcasp_aclkx;
8 p/ s- [% f1 y% X+ kassign mcasp_ahclkr = mcasp_ahclkx;
( T! u; }+ B: ^: passign axr1 = axr0;

. |4 c1 d, F8 T/ T7 Z

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

' c" Q6 G5 @2 D6 {. s8 S$ i( H2 F

static void McASPI2SConfigure(void)
% ~2 a: T+ l' f* ?{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
& t$ Z6 J5 S% u5 HMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) i1 S& A% K( q: h, H3 SMCASP_RX_MODE_DMA);
/ P8 P0 o4 Y% W: Q4 J, VMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
/ T/ j0 v' _% L1 o6 c7 c( v! ?MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
+ \- e# k. E+ SMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) R6 Y4 K6 o8 a& o3 U1 p0x00, 0xFF);

/* configure the clock for transmitter */
6 ?+ V. _2 d2 q4 H. h1 ]McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
* \7 j& ~9 q7 f( k0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
6 [# L# b+ x) y/ `1 D5 M8 K- L** Set the serializers, Currently only one serializer is set as
' E5 j. `+ D1 D6 ^$ ^** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
& e- O( I0 }6 p4 r# T** Output - Serializer Tx is connected to the input of the codec
+ ?. {% Z' W. [, c1 m*/
' t6 l7 H8 H; PMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
; h) Z/ f' K. L$ pMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
% k8 a' M* e' x) G* U1 ~3 B| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
: t, P  t1 }- l5 c5 d! P9 ~+ Y% r| MCASP_TX_SYNCERROR
: Z- h$ [* k# [| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
% B( a: D6 q' v| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
" I) n, d$ {5 o( B$ [# r{
+ [( c3 `; v: _: F/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
' d: j. G& ~7 ~EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  f, G) T1 U9 ]3 `: e! MEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
% J  q7 |# L  t% D3 dEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
& d+ ]" S8 I7 F# Q7 Ewhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
7 ^3 C8 S4 A4 y* u9 P) G$ KMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
' q; Q+ r1 v  g) o3 X9 b* @}

$ I5 r$ }6 e, h7 }

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

3 I" J2 n/ a% A( m