MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
- W1 v: A: h! u& r  U/ l% p, Jinput mcasp_aclkx,
* ?2 o+ q' M* {input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
$ t  n: Q& }) I6 M; goutput axr1,
. v' x5 i4 r$ I5 }

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
3 d" t1 e% u( a& I* u0 Y1 N, G{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
# B% l2 c, l$ V% k# s/ kMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
) x. K7 a! |  P# _  uMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
- b  |/ g6 C$ ~5 k6 E4 VMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
- b. T2 J" c# t; M/ v, P( lMCASP_RX_MODE_DMA);
/ W% O4 ^: ]! O, t# cMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 n% L! z2 c8 OMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
7 m  y: F3 K) H! y8 t# F2 a8 AMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
% N, }9 T! B4 g' u. yMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
0 |0 \7 N, Q6 z- Y0 {McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
- S* N! f2 D, z2 ?' kMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
) t) W/ U; m. r0x00, 0xFF);
: y2 p% s! n9 A+ a
9 p. f0 y; l2 o6 Y+ q# l, l/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
4 Z" T9 f0 d0 D- WMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
( q8 N' H5 N+ d. jMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
) |, g# r& K. D) d# @1 I- W: n** Input - Frame Sync, Clock and Serializer Rx
7 w: S. K3 y. @9 a( y5 D) O: b  }% a** Output - Serializer Tx is connected to the input of the codec
$ k$ [0 Y) |2 ?$ p) ]+ d*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) n) q9 {6 @8 I" W6 ?/ n* e# x| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
& J- G" t, X9 ?3 P3 K, L: V| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
. i" e; k0 y6 ]  v| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
; \5 x% Y& R- ?$ e| MCASP_RX_CLKFAIL
1 j5 B# x5 {! i  \4 n| MCASP_RX_SYNCERROR
" \4 y6 \/ G8 j0 D# S  u0 z| MCASP_RX_OVERRUN);
4 w$ X; g8 z) ?3 f0 g& O; `. o% Y}

static void I2SDataTxRxActivate(void)
5 [: }/ j, E6 a$ [7 N0 U{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
( z) Q4 |0 ]6 }7 E- WMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
* r, v, z" }+ w* Q: L# wEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
# \1 D, V* R0 o+ M# EEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
$ L/ C  e0 v- k! [9 y! A+ EEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
( @: m- `9 y( {+ x4 uMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

& R: |' @* Q$ }+ B* t, U7 H  l2 c2 o

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: m  ?$ ?/ j! o! E0 V1 z5 e