MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
  }7 b/ [" _" R+ G$ I2 finput mcasp_aclkx,
input axr0,
$ g1 O: r& Y* ]9 y! a2 f) c5 R
output mcasp_afsr,
output mcasp_ahclkr,
) r6 v  p- P* Y+ v9 Z5 |3 h* u! ?3 X; s% Houtput mcasp_aclkr,
output axr1,
0 i4 M& u6 j8 ]. B# B  Q1 ]

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
. W. q; P6 W$ _2 G6 i7 Cassign mcasp_ahclkr = mcasp_ahclkx;
3 p" z$ b$ x, D* `; a7 lassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
3 j6 u" `- F. ?' [8 g( DMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
  k* u' v8 S+ [. G1 {( GMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
0 _# k* v- b- ?McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
' R; h9 u2 z+ f6 f0 g8 J; ]McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
' |7 K  C4 j8 a3 u* w6 Y$ Y( EMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 W4 O$ }5 e" d, H: s  G5 G8 s+ z' jMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
3 M8 c9 Z% \5 `+ r4 }* s  P0 ]9 AMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
# N) @: ?; o3 z* ?1 IMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
+ @  @3 R: ~6 lMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
5 t* f; E9 _9 C. |% _/ d9 s. x1 ^0x00, 0xFF);
2 N: @& S" o. ?: I# L
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
# a7 f6 \% s+ k9 H$ X2 p; _McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
; H/ c* x9 I+ M2 E2 l2 b0 f** Set the serializers, Currently only one serializer is set as
5 H4 m& ^; S% n3 L- h** transmitter and one serializer as receiver.
7 f' a! ?, `2 ]' {8 c*/
4 G5 n5 |6 W! C9 B% T& A$ ]3 e: L4 xMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
# e6 k1 g9 f8 U6 q7 ~: @" a** Output - Serializer Tx is connected to the input of the codec
* x9 e3 ]5 V* M' W; j" ~: n( z*/
- V  a4 n2 d4 Y& l: c; bMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
: S* l) L  l4 hMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
6 v, Z1 p5 g' g) p0 GMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
3 L. H) }7 j$ S| MCASP_PIN_ACLKX
  k  c! A9 C/ q- T$ ~| MCASP_PIN_AHCLKX
- }2 c  L6 O  w| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
2 m+ j, ^: ]8 l3 JMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
9 N/ x3 T( M- h| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
' Y9 z9 P2 V9 r* l9 H: u| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
6 W$ t" g  u8 T  Q0 }}

static void I2SDataTxRxActivate(void)
6 E/ W1 o& u; e" l7 Z% t* S{
/* Start the clocks */
! p3 V8 [6 T: r0 x& n$ PMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
: A' ^/ ?/ O( K5 wMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
' }% S/ t" Q; f7 hEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
4 {8 G# }2 x, G$ ?! a4 OEDMA3_TRIG_MODE_EVENT);
2 R9 j+ C* i0 W$ v/ D* n3 mEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
! E6 v3 Z8 o* k! `6 lEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
- f. n. E8 j! T3 V* `3 Q$ wMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
1 N9 s) O1 o& d0 |4 y& VMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
4 {* [0 F; v+ ]9 i! e}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

2 p  I( k; \/ B3 [