MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
8 U+ L  D; `' `* _' @" m' B+ P! tinput mcasp_ahclkx,
2 s- X5 j+ _. d+ T2 P. Y' i6 ninput mcasp_aclkx,
8 M5 X  P/ f& e' qinput axr0,
0 |7 \0 r! k' ], I* Q9 t- M. H
output mcasp_afsr,
# p) }0 R4 C; Z/ N( k, a4 qoutput mcasp_ahclkr,
output mcasp_aclkr,
& Y9 ?& B: x- v" T0 ~output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
9 b( ~4 u' A8 W/ @4 U) Wassign mcasp_ahclkr = mcasp_ahclkx;
& U- Z, |; `; ^) _0 Dassign axr1 = axr0;

6 n) Y8 M" Z* \; \$ {, C8 x/ t
2 o1 Q1 d" V) @$ h( F

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
2 ^- j7 Y# K* v& a/ d! s) I{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
. }1 o. X% O* P7 B) O6 tMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 G- [0 |( P% v7 L) n+ UMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
1 x, w& c4 i- G6 o" {6 j6 B- H  oMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
- s' j  t2 y( j7 a% @+ C' c  vMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
; }* y* Y+ u( g# u5 r2 }
# e4 V5 Q1 Z; s& o/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
# H1 o$ `: [# y; ?* y1 U) t8 G( O+ Q1 lMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
( n2 d9 Y: {' c  [, M& ^McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
/ M3 v! Q4 v, t2 ]** Configure the McASP pins
$ ^: n* J: E0 }. ^, O0 K% u4 E** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
7 N6 J- Q/ @0 e1 h$ Q! ]*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
  |! q/ m5 G0 }* H+ x# ?McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
5 S% g! A* E$ ?$ a/ E" F! q7 UMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
' M6 S7 {8 ~9 f" hMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
# a* k& [  Q, D: J| MCASP_TX_CLKFAIL
* N0 {7 j! b: @0 O( m% l! j| MCASP_TX_SYNCERROR
6 n9 I* E6 {7 \| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
5 N9 P9 W3 B, e5 H1 V| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
) {) Z: S8 g. m/ Y. I2 B" a4 E" n| MCASP_RX_OVERRUN);
$ {" p4 S0 p9 {}

static void I2SDataTxRxActivate(void)
9 X7 d: ^$ k9 b5 B8 A* o) {3 M{
/* Start the clocks */
9 Z+ j5 ^2 L" h& s0 mMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
& g) D& H- N. J% T0 J8 y/ n7 ~EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
0 S; g- Y6 n' V5 s6 _: REDMA3_TRIG_MODE_EVENT);
" T4 R1 |& x: ~5 `8 FEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
, Z* r, i+ \+ Q8 t, C# ]+ DMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
# L* O6 k3 l( R, Vwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
$ [6 M6 l( I5 C' uMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
& ?: s& k' h& j( q  p: E) l}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

% g8 e* @$ ]7 [9 S7 Y* z