MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
! x) z( |' K0 c( S1 f% W. t3 Binput mcasp_ahclkx,
2 ]$ u% H* u2 R: I' K; u. vinput mcasp_aclkx,
input axr0,

output mcasp_afsr,
* \( {5 w) W2 A5 F; T4 x) {output mcasp_ahclkr,
output mcasp_aclkr,
" @8 l1 f1 \! youtput axr1,
. K7 y) q# o" j8 A8 d( x$ e

assign mcasp_afsr = mcasp_afsx;
- {/ D1 A' B; l# D& Jassign mcasp_aclkr = mcasp_aclkx;
5 Z9 a. }9 E1 A9 Y& ^) a+ H+ s( \- Tassign mcasp_ahclkr = mcasp_ahclkx;
, E4 T; h; x$ b* ]  N6 uassign axr1 = axr0;

0 `( n: T, S; U! q/ _6 r# L  o) s( Q
7 ?, q- S; e! ]6 [- D# g& {

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
% K' H; H/ P3 z6 Q7 `+ M( _9 ~/ MMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& B+ {4 F/ `9 v2 DMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
% D& L0 J2 b! v" \; t( GMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
) R# @1 q2 O8 q8 M& bMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
' i5 ?! F7 }& E5 d1 B7 T/ M' ^5 pMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
* n5 C$ ~# D2 Y- l) bMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
6 Y: H: M, s& V7 {' L: e; zMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
2 Y8 K" _+ P' g2 c8 T/ EMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
2 U% J8 v* x. wMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
/ G' ^" j$ p: m0 [5 n0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
; {- f& R9 p: V) h3 W9 L. ^6 xMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
$ G, u% h! X& O  T; |, i2 gMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
3 ~- ^: B7 B1 x" }+ c) G$ a
$ T- V# d* x# X0 ^7 K" z/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
% m( m( `3 @* b0 IMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
# L4 y: W4 j, R9 l/ Z# L** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
& \2 x$ r! |- F7 b*/
% N9 M% t/ _. U) ~$ ?+ zMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
! ~3 c+ C9 c6 C7 D$ l$ B: PMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
9 N4 T0 A# H6 j0 M- ]# Z** Configure the McASP pins
6 j4 Y5 V" Z6 ^5 u** Input - Frame Sync, Clock and Serializer Rx
) v* y1 ]% k$ H# M5 n6 p** Output - Serializer Tx is connected to the input of the codec
6 S7 V. F9 p- W) I* X*/
/ [" ]# m" A  d, dMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
3 N- `; i, J7 ~McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
. P. w0 p9 P( r8 k* t2 b| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
. k" s- G( }2 m" o1 d/ W% ~McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
% ?3 X* Q: b5 {; s: d- R| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
  W) \' G" P2 F' u| MCASP_RX_CLKFAIL
, i1 W; u* P7 r2 z| MCASP_RX_SYNCERROR
6 [1 R8 z! c. z  ]0 a| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
3 Q7 I  n: b& W9 E# u8 hMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
1 K9 d' d4 X) K: D, H/ MEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
. S/ a2 [" R& @EDMA3_TRIG_MODE_EVENT);
. S) H6 `0 Q' g2 _/ C4 zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
% M3 \5 b/ `: k9 i6 t; k; zEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
, O. |! E4 f' e) fMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

4 X) Z6 a% |2 ]5 Q- y

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

/ K1 q4 |$ }8 e