MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
& `0 O/ z: q4 m" [7 B* N/ Zinput mcasp_aclkx,
input axr0,

/ G  }( u) Q0 i! x) P6 L- E& J2 Uoutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
( t" c+ s! ~$ u" }- e+ soutput axr1,

assign mcasp_afsr = mcasp_afsx;
; u' i5 `4 a* yassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
% d" \! B8 k1 R. ~3 `assign axr1 = axr0;

! U# y' i" z% R: P

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

7 t! A6 _# A0 }6 X

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
4 Z* m4 r" E  U7 d4 |McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
" m/ `* F7 y8 XMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
) i' G  {( W  ~3 j; ^MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
) u* @" n: Y0 F" H) c8 ^8 qMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
$ l5 J- U  L  wMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
# r) @7 F! _! Q4 P+ B* Z' o+ E* D' o0x00, 0xFF);

/* configure the clock for transmitter */
# f" W' `7 u6 ?% j% c! D4 Q: |McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  N; x) i- j" l8 lMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0 W/ C2 H# m, t1 r; j3 ]; |0x00, 0xFF);

* C  U' Z& I0 K. k" T/* Enable synchronization of RX and TX sections */
. n$ V% m& l* x1 VMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
* _7 [9 `8 \& |* ], ^* T+ g7 ?McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
2 u3 i. V" X9 d' d0 [** Set the serializers, Currently only one serializer is set as
( o4 l; U8 @1 p, a2 U; X** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
% c( |" i) F* T% s  n  @( E+ {/ b% LMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
2 O" s  q- v4 t% U) A*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
) |7 m% l/ Q% n3 Y; O& x+ @* PMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
6 j/ M! J( l. v- Q| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
4 t4 w5 O" ~+ m5 B6 @8 a' aMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
  [% o+ Q/ }0 q& G5 M6 ~: a3 j| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
' F3 ~' r/ L+ q8 S/ p| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
7 g5 m+ }: _, ~. D2 U| MCASP_RX_CLKFAIL
0 a  @, i* K- F) }1 n' Y, w| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
/ {: h: {7 _1 @' C}

static void I2SDataTxRxActivate(void)
) b$ ~6 p2 i0 P% i/ K% m$ \{
6 L' Y0 k7 k9 v, j4 S+ }/* Start the clocks */
+ x* q6 A9 m. A: {$ @4 K& O( ~McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
7 f: p4 O5 U1 U/ ~: DEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
; m* f6 M2 {" T5 [  DEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
! g8 F9 m1 h2 \/ P- C9 zwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
( I% N3 W, H* n. K6 O2 N, @}

( Q: G2 Q. l: k9 ^

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

' S* Y% x$ k% m8 ^; p; b( c