MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
' Q6 U0 W8 v6 S, Q/ n# k8 K' `1 linput mcasp_aclkx,
+ y( ]' [& j/ }/ m! @6 D6 Qinput axr0,
+ S8 S- ^7 t) {) e) G% D% `
0 Z6 G9 V& m+ j" h5 L; q+ uoutput mcasp_afsr,
0 ~/ P2 `+ l( h6 D0 {  A& `output mcasp_ahclkr,
6 r( Y# V: t+ t" C( ?8 c) s5 a$ goutput mcasp_aclkr,
1 K  r# w$ p8 I% Toutput axr1,
3 e6 p- Y$ `! W

assign mcasp_afsr = mcasp_afsx;
; M( F1 X8 o; `- f. \assign mcasp_aclkr = mcasp_aclkx;
; {, g, S( L+ d. Iassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

2 X8 H. ^' }8 f+ O
( z' x9 Z6 S4 M/ i% V& Z! \+ ~

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
( T2 d2 @, _$ O) @2 |McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
: |- n! A/ T: N8 Q3 w6 c7 oMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
- h0 j9 S2 P( B# g* O. VMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 K5 l( ]4 l3 XMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
+ \- I$ T" ?& g( k6 qMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
& X* L9 s) B! D9 J6 o7 Z8 zMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
/ B; I% h, A1 AMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
8 w% Y9 R! Q0 M+ l5 K0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 [$ l% x6 ]5 W' q* r/ ]McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
; l3 E9 b. I$ S( i# nMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
8 I1 a' h2 I0 _  ^, J" j) d0x00, 0xFF);
- S! x3 ]$ s/ b  k9 P/ T; B/ K
: ?* s! o' y% M) P$ G  Y1 C/* Enable synchronization of RX and TX sections */
; L' P: g; _. }/ v1 HMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
) c# ^- Z% P2 x2 d; e** transmitter and one serializer as receiver.
1 b0 W$ a6 {9 m. D8 r*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
8 b2 {: U" S6 _+ O" Z  n! P; f, oMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
7 X' x3 y0 A$ j  U. {2 z** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
9 K' C5 w+ E5 x2 {) T. G  n| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
8 o0 o! x; s4 z, F( |. w) R% tMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
9 }1 C, R( _' o: X8 F| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
6 K+ d' U8 i2 |8 L) l4 G$ Q| MCASP_RX_OVERRUN);
9 t# L# k* Q3 ~3 X# T  |, ]}

static void I2SDataTxRxActivate(void)
{
7 t3 s2 h  o% H7 j6 _( _4 F+ i+ v/* Start the clocks */
; N- X# D1 a% R6 G* ~McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
6 R; j2 Z, b- N5 Z: nMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
) }4 x' [( G5 {6 m, y, \6 ~EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
4 A' L4 g9 E8 s6 c  WMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
7 f8 R1 o  g+ GMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
7 u0 F, D7 h! v4 \. ^8 U7 b: ~$ t; t}

, l3 i/ x, _" b3 `+ ~8 e. J* k3 y

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

% y& f% g, h  i7 N/ Y! W) [/ {1 ^" R