MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10189|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,! b5 r, l. {. n
input mcasp_ahclkx,& N6 X3 B* t8 [+ |9 g
input mcasp_aclkx,
5 ~9 v( ^1 u2 k9 Jinput axr0,
# x& N" @, |+ d
9 L* J4 s1 K3 Aoutput mcasp_afsr,- O& J9 h' y* A/ ?
output mcasp_ahclkr,
2 j9 b) }" I9 a( Uoutput mcasp_aclkr,5 {' F( c! x) t* U- [3 A
output axr1,5 }9 o7 W+ S- g. L7 d1 N
assign mcasp_afsr = mcasp_afsx;6 U, Q4 n2 E2 w7 Y
assign mcasp_aclkr = mcasp_aclkx;* w! b/ T. Q" O  ?. }
assign mcasp_ahclkr = mcasp_ahclkx;+ V% g( x, L4 H5 U
assign axr1 = axr0;

' |% u2 H! p) U
4 T6 S0 O% `4 P& F4 x. p
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
8 _. L' {- [: t& T
static void McASPI2SConfigure(void)
2 X: b+ b9 r3 ^{
9 W/ A' R: Y, a5 yMcASPRxReset(SOC_MCASP_0_CTRL_REGS);( p4 _7 R, }+ B
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer *// k0 N* S# Y0 M
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);( e% r; ]! q0 q6 r$ [4 B; J- X8 O
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */' u) w6 p8 p0 }9 s
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 G% M3 z8 C; _- QMCASP_RX_MODE_DMA);
7 O$ N# s. ?6 C5 N' C$ K" z4 K+ [McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,% C; D  x  M$ L- e, b% C, d' e
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
, ^7 f- c% R- D; v. }. FMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
1 m$ g. m8 {1 SMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
1 [+ |( k- ~6 d1 l- |McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,   L+ y2 x# A' S9 v
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
) p) M+ J4 d5 aMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
/ C( l# t0 _9 E. jMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
9 E8 P+ q9 M# mMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,! \4 R9 ?$ `" j8 w* L! F+ l
0x00, 0xFF);
/* configure the clock for transmitter */
6 g: r. V1 v. ~4 S, |/ S, N# n7 F1 DMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);, n4 Z+ l: [4 D$ T4 w" r* B
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
; }: O" T8 @6 _% V3 W7 fMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
7 j( F3 i3 I, ~8 {' ]+ }) P0x00, 0xFF);- h0 c: S" O6 g; I2 V. w! c
; E2 C7 J3 @9 F0 H* W
/* Enable synchronization of RX and TX sections */
- I' a. \+ v- Q/ {, T' lMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */8 n$ d# R5 P8 U' D, ]4 O
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);$ d& h# G' E% L  Y0 B+ K& N( A
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
) X* S2 y) ^) @/ t# _+ q+ z) v4 x* Y** Set the serializers, Currently only one serializer is set as
4 W0 |  g: H% Q1 ~) r* c4 W** transmitter and one serializer as receiver.
* g2 S! s$ i% g3 Z4 {*// Z& X8 j' i! e" {+ r9 z
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
* {, K2 e3 D( k, AMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
' x; J7 W' K) W7 T** Configure the McASP pins ! p* i6 J- n/ k  A- p  {
** Input - Frame Sync, Clock and Serializer Rx
  X, \3 m3 @/ S4 L5 t- m** Output - Serializer Tx is connected to the input of the codec
' s: |' }- e2 j9 z/ O- x) k*/
/ V4 T+ O  g* l- x7 D1 K: ]) WMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
% C4 m$ F, H) K" ~& ]5 aMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
# y7 R2 P# o% J/ v3 X1 c! c4 t8 }McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
4 B5 L3 t) z: @! e2 F| MCASP_PIN_ACLKX# ?) g3 x/ v  A3 s9 C# I
| MCASP_PIN_AHCLKX
, E4 _: B. b& [6 W| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
3 t4 _7 x, q. G3 BMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
$ W1 [- ^% x' X; o, K6 X/ E| MCASP_TX_CLKFAIL
+ ~; v' l0 q! ~( D| MCASP_TX_SYNCERROR" ?6 j* }5 |6 Y2 @
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
$ w6 t# w) F" R| MCASP_RX_CLKFAIL
) z1 P% {' H, @+ s8 O% p| MCASP_RX_SYNCERROR 0 X- ~" l0 P* @9 W
| MCASP_RX_OVERRUN);- c: m; g( b  E+ U+ I
}
static void I2SDataTxRxActivate(void)
0 b7 q, O  r8 _4 }" U' w{
. @4 L9 b$ a0 D; [+ R; I$ W1 g/* Start the clocks */: P, _2 i/ B) x2 @7 X6 c& B8 Q1 o
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);. {3 Y, d) `8 d4 d/ d+ n, u
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
* E  o4 y' s! ^* i# zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,5 k- V4 {9 D  E/ o
EDMA3_TRIG_MODE_EVENT);+ w5 @/ c8 ^% K/ P
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
" p# v+ ?2 E7 p+ c1 W, eEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
4 u1 v5 o" ]* _( zMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
1 Z+ l/ s7 U; ?* |% zMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
, t" M# I2 x1 h# e- R9 u) g$ ywhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */# X2 N, Q$ o. X% ?8 j
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);, ^, G" P( L' K2 v$ C; \6 ^
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);) I' |4 K$ _* y' p0 l; k
}
9 |8 E9 z4 T$ _8 W
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: v( C: z: G" ^  z6 d2 n1 o4 n3 B
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-31 05:07 , Processed in 0.044264 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表