MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
, @8 w. F; J2 Q5 k0 finput mcasp_aclkx,
input axr0,
* V: t. l8 x' l$ a5 _
output mcasp_afsr,
output mcasp_ahclkr,
9 y; v4 n1 a, ^' Z7 ?1 Ioutput mcasp_aclkr,
0 G8 m) \( W+ K5 a! r: Doutput axr1,
) L+ O: ~1 |! ^) J! x& ]! I8 P2 P

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
4 X& C, ?- a) s* m" Dassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
1 U  X" E9 k/ \' ^) i{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
4 ^/ g/ P; k3 X/ TMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
4 Q! x. A& T* l9 T! o( W8 o1 MMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
$ S  |& y, \  F- n' z2 S7 eMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
) T+ t( p. k( S) LMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
6 z0 c6 C- A# OMCASP_RX_MODE_DMA);
' u4 F- G; r7 @; {# `' e; KMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
, w& Z% `3 Q( U0 LMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
, S' x! O% x: k/ I$ \' zMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
. S! f$ {# l* A1 K+ lMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
! m8 j: ]: l/ tMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) ]. M: ~% O1 h+ CMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
' W) b6 S- Y6 R0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 H8 Q6 G5 Y* j2 LMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
" t9 g( ?1 O7 ~; a7 b) e" {. z" J0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
; a9 ]8 A7 M, k! s3 [0 J% o  |McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
/ S3 A; h5 M' @/ T, E! |0 i( aMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
0 U. q6 s$ }0 N  W- K/ |** transmitter and one serializer as receiver.
0 B0 Q1 M2 [4 G; _# Y- A*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
( w- o% i: ^" P1 [" X7 q** Output - Serializer Tx is connected to the input of the codec
8 G# r9 D. J. I3 h0 r1 J*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
4 f5 N+ e* _; ?McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
3 u9 x! T* Y0 \. XMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
# r3 h) ]) H9 A4 P| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 R- L5 D1 H4 o- G& b/ G/ ^; J| MCASP_TX_CLKFAIL
& `1 g' D$ f6 p- q  A| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
: X& y: W+ v4 R* Q# D5 ~| MCASP_RX_SYNCERROR
$ t/ U3 O/ X/ k| MCASP_RX_OVERRUN);
, m! s( R  i  ]  ]9 L; g  Q}

static void I2SDataTxRxActivate(void)
% x3 a+ i: w, n/ m{
: @  U) Z  u$ U7 k: Q9 O; A; N' H8 t/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
' V4 s% A/ q. \, \" L" s  o, OMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
: ~, q$ w% ?1 I. U) p7 a3 ~McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
, b* Q6 e* D- |9 fMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
' }: X0 T* D% T+ i1 Q4 U}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

9 r# N% A$ A9 D8 d# Q, f1 C