MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9861|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
! O# k1 a: `) D9 q4 ~$ winput mcasp_ahclkx,
4 K8 f" L) S% Vinput mcasp_aclkx,
# \; c* ]" L/ X: z* A6 w( K& ^$ c# pinput axr0,) B* s7 o, t& O5 E4 J) d% s
- t* Z& s5 Z5 P: V% o5 ^/ O7 W
output mcasp_afsr,8 H$ c* |+ ^' R8 w
output mcasp_ahclkr,
, f5 Y/ Y( e; z, |' g, u. L) Poutput mcasp_aclkr,7 l' j" I! |, n" `+ z" K8 U
output axr1,$ X2 d4 I+ U! K0 ?7 G
assign mcasp_afsr = mcasp_afsx;) K& |7 @4 [& ~: W$ u& n& N! Q
assign mcasp_aclkr = mcasp_aclkx;
7 E' v# F! A! uassign mcasp_ahclkr = mcasp_ahclkx;' c6 A' A$ o  f/ y1 |
assign axr1 = axr0;

8 Y  [/ A8 F3 k8 u+ W; r" `
3 F( x- q$ y: Q# {8 V% |; B+ o; F* E
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
3 w& O: u+ }. z2 z. }- Z
static void McASPI2SConfigure(void). m  e) n4 S! {) d
{
0 O- w+ e4 G0 ~McASPRxReset(SOC_MCASP_0_CTRL_REGS);
. L" }% L! y6 jMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */  S+ ]# s$ Q7 h' G+ F1 W4 _) n7 V
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);7 N' F7 w2 c" v
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
9 n# ^9 v/ o2 u6 b4 QMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
& g- |5 z/ L: C. A. sMCASP_RX_MODE_DMA);5 _. A1 B* V8 V; z7 O( ~
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,7 [. T0 I- Q- ~8 ~
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
) y7 z6 [( L, o' `8 B3 u, vMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' I. j# F) |$ o& t# b! x7 E. O( |MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
0 `# T3 I# b8 q7 i# Z2 ?+ CMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 5 T. b, }( u' c% E/ e/ a1 @
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
1 P. D6 B/ ]) U: s5 VMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);& L* W. V* \; K1 ~3 t
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ( T1 w: v0 ]1 q0 y
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,( b1 H1 w9 j# g5 @: C
0x00, 0xFF);
/* configure the clock for transmitter */) i9 V, B" o5 `4 H% t5 g0 r
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
9 Q# o  r, w7 i1 WMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); & @- k2 `6 M# M, v3 c0 k  ]
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
8 f1 l2 ~6 Z6 k% u6 S0x00, 0xFF);
' z9 j" W9 J% w( z3 X2 A" L. o
/* Enable synchronization of RX and TX sections */ & F$ }8 n) S; ?0 D
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
+ \9 Y6 C* D. O1 jMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
0 o  |, |1 R% D( t8 j- i+ CMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
' e! h1 e4 G0 e/ B** Set the serializers, Currently only one serializer is set as
$ M% `( m5 @+ N** transmitter and one serializer as receiver.
8 g9 W3 e, H0 i$ z4 C7 i+ x! n% @*/
# C" K6 k! {% E, H/ N" T/ LMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
6 A3 w. e& V9 Y+ zMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*, `, F% @  p( M/ T: u
** Configure the McASP pins
0 X, [! n  g  I9 f( }** Input - Frame Sync, Clock and Serializer Rx. ^' R+ h  r3 o: b
** Output - Serializer Tx is connected to the input of the codec ) x  Z! I$ x! T  j0 w7 {( F
*/2 G$ {6 I1 r8 L
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
/ O0 s- |" N1 R: g% _) p( zMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));& H0 ^. D6 ]. }/ E  L2 m
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX( z% E1 q5 R9 f
| MCASP_PIN_ACLKX7 c  k9 g! z' k' W! @
| MCASP_PIN_AHCLKX
& A8 I6 Z: O0 i" L* x| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
& |4 C6 s- o0 O& CMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ! B" I6 A2 G8 b5 K; o6 ?9 H: y3 N5 v
| MCASP_TX_CLKFAIL
' [6 a% A3 y8 \) S| MCASP_TX_SYNCERROR! r5 m8 B- t* S! ]
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 3 v( G% w/ t4 q. _3 X
| MCASP_RX_CLKFAIL7 ]* x; d& f  c8 m
| MCASP_RX_SYNCERROR " w8 s6 j& q( j! l4 ~
| MCASP_RX_OVERRUN);
, d. F  q% Q; u0 h' n- ]7 v: ]5 [8 T}
static void I2SDataTxRxActivate(void)8 F! ?" `" \. L# L. N1 f
{
. i# U7 [0 @( t: d* M9 T) h7 ~/* Start the clocks */
$ c! Z, [" \% b  J1 e- }, {McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
" d% t6 B9 |7 }4 T! ~# FMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
' i6 u( \- `3 a" cEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
' }+ ?# P( Y0 k& |EDMA3_TRIG_MODE_EVENT);* A$ n/ e& O7 _5 F  Z" D
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 0 P- {+ d) o: o2 ^0 N8 T' V# {; e
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
/ @4 @, _6 T2 f. r0 VMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);% a0 p9 `4 P1 I7 |$ w( i& m' \
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */8 j- P3 D) ?, s
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */7 K' M! y8 {7 o! F
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( d/ ~) o) k6 A2 P, ~4 XMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
2 S- y' _0 W  J% N% {+ |" f}
$ _9 {! m# J6 ~, n7 ^
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
& A9 v& G( j' u( l. w
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-22 10:11 , Processed in 0.041597 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表