MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10677|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
) K1 D1 P0 T. @5 T% k7 u' v' ninput mcasp_ahclkx,% m7 o. ]! [7 O: H; D5 j( |3 j1 E
input mcasp_aclkx,+ G8 ^1 }  O; C. P, S; k
input axr0,
2 a; V2 s5 m. M/ q( {9 D1 ]- P3 b1 s' Q+ i1 ~0 }* t  N
output mcasp_afsr,; r  ^2 B: V" W- u9 H( H
output mcasp_ahclkr,
% ~# P; G' @; n. E- loutput mcasp_aclkr,7 [8 z$ o+ G: H
output axr1,
9 ]2 O* u/ T+ }7 I6 `# T
assign mcasp_afsr = mcasp_afsx;
) w( ~. R1 u5 aassign mcasp_aclkr = mcasp_aclkx;
0 w# i1 N, @9 w1 Nassign mcasp_ahclkr = mcasp_ahclkx;
1 N9 m! A: d& ?) y3 I  U% D0 c, `assign axr1 = axr0;

0 d$ s+ @1 m5 ^3 J% {4 D
2 p. y* L& j( x- H- C
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
9 ^3 q& \* L) p( G% K5 B( m
static void McASPI2SConfigure(void)4 r3 a- V- P/ f7 w4 b$ R, ~: |* A
{+ \% K: M2 K! u7 J; H
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
  u2 h7 _; W$ _) b6 J$ q! RMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
, ^% C' ]  Z) J) k' a: wMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);' N/ D& y# `2 C& z2 T" ]9 u
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */% h2 K8 ^* z7 L- H: p  _0 X2 N
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% q# W* J5 t. ^MCASP_RX_MODE_DMA);
5 y: i; m3 k3 T+ P+ P) iMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ ]2 u+ u" h4 @9 i/ qMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
& G; {/ a3 O+ g) GMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
) y+ F: G6 J* L0 u+ u' T% N$ R( lMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);' Y& v3 w' c* U7 O4 b2 G
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, + m5 r7 o: V4 o
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
$ Z* Z, X( v2 _9 @% uMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);# H- W& A; H0 X% U1 d# O
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); * z- r7 N* P6 ]' e) \3 R
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
$ c6 [# i- d# S/ X0x00, 0xFF);
/* configure the clock for transmitter */
1 u$ o& n/ s) G" K9 YMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
/ D1 b$ a, C' @8 s! c! U1 e& OMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
& I( X( M$ G) TMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,% X2 f8 w& q. V! M8 V3 j
0x00, 0xFF);
. D; j9 Y% H+ {0 Q) c2 h1 E, X" [) X9 v! }
/* Enable synchronization of RX and TX sections */ 2 O# }2 M! U1 w  C  ]5 k4 W. c
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
. k6 C2 w# {+ p3 c& ~1 r, WMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);2 ^4 U" J0 w9 d# ]! z
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
* |  c& m9 q) i1 ]' b: U- e** Set the serializers, Currently only one serializer is set as2 e" T; L3 `" g" g
** transmitter and one serializer as receiver., z& T+ @3 I! s' X6 d
*/- ?" `- o: m5 p3 l! m. i
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
4 ]+ I+ S# l$ `1 O8 dMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
( }9 K, P: [3 r( V** Configure the McASP pins
' O! J) a% F* b2 p** Input - Frame Sync, Clock and Serializer Rx- u3 a( g6 Q" x' Q, k* k' Z# y
** Output - Serializer Tx is connected to the input of the codec
" ~& x9 [; `2 S/ l, j$ h) e9 U4 O*/
, y; l# p  ]% G+ L5 u$ QMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
( n% B% {( G! }# ?; K7 _0 o: VMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
, Q- o: F3 {" w, g" q0 f9 XMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# ?# t- Q8 u' h| MCASP_PIN_ACLKX
9 x6 s9 }, [) v( l9 D; G; M| MCASP_PIN_AHCLKX
; w6 |+ C' K9 L| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */7 r& I6 R3 v4 ?& O9 w
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 k2 k+ y0 b2 x1 k# d( U9 O| MCASP_TX_CLKFAIL ! ~' J0 ?5 M! F
| MCASP_TX_SYNCERROR* \/ Z) w- M# s( {
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 7 l8 r) [4 u7 ]4 }
| MCASP_RX_CLKFAIL
3 v% n+ Q( R6 @1 G8 S& C| MCASP_RX_SYNCERROR ! |: t( G* |! S
| MCASP_RX_OVERRUN);
8 \# K4 m  |2 D  O}
static void I2SDataTxRxActivate(void)* l; H9 i& p* U1 q3 A5 @
{
( i# ^* i) a* m/ z2 G/* Start the clocks */+ U6 F# x7 c! ]: H
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
2 z( w8 Z7 X3 JMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */* s; B2 |- i0 s$ r
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,- d/ f' A3 Z; j% I
EDMA3_TRIG_MODE_EVENT);
9 S5 }- B% L% h3 EEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, ( I/ h5 i( h, O! }9 k0 e; S) A
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
; u" i" D% E: CMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);! D  G( O/ z. C8 `* U2 E
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
' v) i# R9 f/ P* S. s6 _while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
  u* J! E& a/ m. I6 k; z% u: R2 I6 UMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);7 N+ f( g# E2 ^: A$ C
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
' O7 J% {1 s) X# \+ J- d2 e: u: w}
6 `' h" ~# `+ K4 d% l' _
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: c; D) V3 v$ ^# w$ S
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-12 23:46 , Processed in 0.039401 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表