MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
) K1 D1 P0 T. @5 T% k7 u' v' ninput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
2 a; V2 s5 m. M/ q( {9 D1 ]
output mcasp_afsr,
output mcasp_ahclkr,
% ~# P; G' @; n. E- loutput mcasp_aclkr,
output axr1,
9 ]2 O* u/ T+ }7 I6 `# T

assign mcasp_afsr = mcasp_afsx;
) w( ~. R1 u5 aassign mcasp_aclkr = mcasp_aclkx;
0 w# i1 N, @9 w1 Nassign mcasp_ahclkr = mcasp_ahclkx;
1 N9 m! A: d& ?) y3 I  U% D0 c, `assign axr1 = axr0;

0 d$ s+ @1 m5 ^3 J% {4 D
2 p. y* L& j( x- H- C

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
  u2 h7 _; W$ _) b6 J$ q! RMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
, ^% C' ]  Z) J) k' a: wMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% q# W* J5 t. ^MCASP_RX_MODE_DMA);
5 y: i; m3 k3 T+ P+ P) iMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ ]2 u+ u" h4 @9 i/ qMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
& G; {/ a3 O+ g) GMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
) y+ F: G6 J* L0 u+ u' T% N$ R( lMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
$ Z* Z, X( v2 _9 @% uMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
$ c6 [# i- d# S/ X0x00, 0xFF);

/* configure the clock for transmitter */
1 u$ o& n/ s) G" K9 YMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
/ D1 b$ a, C' @8 s! c! U1 e& OMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
& I( X( M$ G) TMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
. D; j9 Y% H+ {0 Q) c
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
. k6 C2 w# {+ p3 c& ~1 r, WMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
* |  c& m9 q) i1 ]' b: U- e** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
4 ]+ I+ S# l$ `1 O8 dMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
( }9 K, P: [3 r( V** Configure the McASP pins
' O! J) a% F* b2 p** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
" ~& x9 [; `2 S/ l, j$ h) e9 U4 O*/
, y; l# p  ]% G+ L5 u$ QMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
( n% B% {( G! }# ?; K7 _0 o: VMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
, Q- o: F3 {" w, g" q0 f9 XMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# ?# t- Q8 u' h| MCASP_PIN_ACLKX
9 x6 s9 }, [) v( l9 D; G; M| MCASP_PIN_AHCLKX
; w6 |+ C' K9 L| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 k2 k+ y0 b2 x1 k# d( U9 O| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
3 v% n+ Q( R6 @1 G8 S& C| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
8 \# K4 m  |2 D  O}

static void I2SDataTxRxActivate(void)
{
( i# ^* i) a* m/ z2 G/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
2 z( w8 Z7 X3 JMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
9 S5 }- B% L% h3 EEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
; u" i" D% E: CMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
' v) i# R9 f/ P* S. s6 _while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
  u* J! E& a/ m. I6 k; z% u: R2 I6 UMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
' O7 J% {1 s) X# \+ J- d2 e: u: w}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: c; D) V3 v$ ^# w$ S