MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
+ D" K4 c" E0 F8 Q9 N4 Jinput mcasp_ahclkx,
' x$ [8 b4 m; T. m$ V: H- yinput mcasp_aclkx,
+ D4 P5 P+ j5 ]2 a; h! {& |input axr0,

output mcasp_afsr,
! [' {, c/ C: d# D& Q5 w4 n$ Woutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
2 N! p) H# s1 ^; g: w8 K! p3 O2 @

assign mcasp_afsr = mcasp_afsx;
$ `- ]# ^0 j6 Y; I: x6 i; Rassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
3 D, c! H: z6 Nassign axr1 = axr0;

. Z. x& K. V* r2 ]) _3 T6 L4 D$ v, d
# Q8 K: D  [# S3 I

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
0 E. p5 ?; }/ z- dMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
! O& [1 _' |9 |! V* a' J! }( RMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
4 Y& k1 F+ e6 [McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 ~* W! [7 e; u. Q7 \1 r; S; @MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
; p+ h  O' V( C# w: \2 o, ZMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
# m- M/ q8 ~! q7 M6 v) |& @MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
; p3 ~  V/ m  D% QMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
, u+ o/ [* I9 h2 _" t0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
) L  P% d/ s1 D7 |McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
$ P5 `0 a8 a3 T# ]" d6 EMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
: W6 ]. W* @/ G" B1 p7 \  n0 ^McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
+ B9 k% s' U5 k7 x$ dMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
) f! v9 \# F$ B. J4 R# A  F0 Y** transmitter and one serializer as receiver.
) n, u& W+ `+ [: s& l0 P*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
0 [8 y+ S" `' M2 z* nMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
' b. X' D3 u. D/ s) d% |2 D- R) x** Input - Frame Sync, Clock and Serializer Rx
2 W. Z' C3 Y* m9 R( [. Q** Output - Serializer Tx is connected to the input of the codec
*/
, e4 x( I! G2 h9 r8 cMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
. [- d; l$ \. p4 t3 ?' I! hMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
; }& G' O! _$ r0 HMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
' x4 f5 k1 C3 z0 dMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
8 y  X$ h6 Z0 B. e9 p2 W| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
) Q0 A% ~* B% M* H3 J* h, ^$ \% i3 |5 e}

static void I2SDataTxRxActivate(void)
{
4 P5 q# ~6 ^1 g: D/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
( P$ a  l2 G% H, ]EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
* I" B' w: J) VEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
/ q, W3 y6 H# _McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
3 V, j( i' T7 D3 |: D( yMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
, e. c1 ]$ |- ~4 X0 h+ AMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
; v4 M# D6 R+ _% ?- BMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
/ e0 h* P+ Z4 q1 m8 Y}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

3 r1 F; W) d4 T8 e" Z