MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
6 c3 O3 M/ l) y* K- u1 B* h2 Einput axr0,
* X) G" K: ~- g$ _- Z: b9 U
6 _- P- h$ r# [; S4 ~5 `) youtput mcasp_afsr,
& n5 w+ o; b4 C, Q9 youtput mcasp_ahclkr,
/ m, J  B* ?8 r) Q2 w1 doutput mcasp_aclkr,
output axr1,
% E$ y- h$ z7 j- ?% m1 R- C. E

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

: h9 V/ }, @. M4 n6 Y" p
, X8 p; _) j( [- U8 V5 K

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

- O8 {% i* I1 t

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
) {* h) x! O, IMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) Y/ P9 b/ M4 q4 O; \7 TMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
/ M5 d2 T3 c* e9 I9 [! aMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
' `) X5 F" A& p4 f/ vMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* b0 B, l/ q2 C; y  M0 d  LMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
3 Q1 A# ~% _( `0 A, ?4 U6 S0x00, 0xFF);

/* configure the clock for transmitter */
3 X9 R5 \, V9 g' }McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
0 c+ _6 b3 S0 GMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

. M0 {3 r8 ~1 D/* Enable synchronization of RX and TX sections */
2 }, \1 o  t5 v2 A5 g- i9 MMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
  X  A& }( L% y1 e1 i3 }* g- E: e! U** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
/ `2 U* r& n! ]4 ^7 D2 ^6 q*/
) y8 ?4 I; u3 nMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
# k2 |( u. d- c' j0 `- v, \* l** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
! R1 Z! q1 b$ H0 b" f" U+ O*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
' v) [8 {9 P( p( I% x% c5 yMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
( H7 f+ @* \9 f| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
1 m( t0 g/ ~- d# T, P$ I6 u) a+ CMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
* R) q5 ^: P5 {! d| MCASP_TX_CLKFAIL
$ |9 V% |/ P1 p" `6 h| MCASP_TX_SYNCERROR
8 e# J- c& s) L6 N2 ?" X| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
. W  B, r0 n/ J( ^- J) }' O) [| MCASP_RX_OVERRUN);
  e) k' F$ O! _. r" S" k4 C- H  e}

static void I2SDataTxRxActivate(void)
1 R) H2 D6 ~, d2 E1 X{
/* Start the clocks */
( Q3 \3 i8 ]1 ]4 ?McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
+ o+ @) W6 O7 m1 X9 B3 F- P2 GEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
$ F/ L, l4 N6 g' A$ I! VEDMA3_TRIG_MODE_EVENT);
8 y. y- ]5 W2 G- W, uEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
* J- `3 W  u( n# DEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
  Z5 _. r1 K7 i; ]- ^, K6 S3 v0 O8 @McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
+ {. l0 Y) q. k! V0 }% xwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
1 Q& g+ h% @  U2 l% UMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

0 e& e' F% ]+ _. Q

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.