|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
% {2 u. R5 Y, N* F7 g' J" b Linput mcasp_ahclkx,% ]3 y' \& D4 |3 l* D; t# I# Q, I
input mcasp_aclkx,
5 L' l' j; ? z' O8 p# H' A, J5 s7 L1 ^input axr0,
y1 v v% F: P/ b1 E. f$ u9 i$ L4 q# H2 G! @" k# b. W- y
output mcasp_afsr,/ \+ J0 }9 B7 R2 G$ `
output mcasp_ahclkr,
* Z% X4 Q1 r7 J; Moutput mcasp_aclkr,
% D6 \$ W* g$ {+ t: c# joutput axr1,6 @3 ?0 d# |* I" Q. L* J; \5 _
assign mcasp_afsr = mcasp_afsx;$ |+ J3 s4 I& Q4 d [& c
assign mcasp_aclkr = mcasp_aclkx;1 w8 [0 {0 v+ E/ }- G/ a2 g
assign mcasp_ahclkr = mcasp_ahclkx;
3 E! K2 f% {' i6 Dassign axr1 = axr0;
% t, a$ w$ `* W( j: E% l
d. s, _ w+ U( X在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
3 E5 b& D5 ?3 u# g+ L& C" Hstatic void McASPI2SConfigure(void)
3 [/ {% o# [2 L/ C8 j1 y. ?{1 p. S' i$ [' w P8 f- y/ ^
McASPRxReset(SOC_MCASP_0_CTRL_REGS);8 b! N" X/ }' Y
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */% W9 L9 _! x/ r$ M
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);7 E0 M- W: ~; g8 L9 p% X' T5 ]" w
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */. H7 x+ G4 O4 G- x7 D4 O1 {
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE, z5 @+ @: s3 W$ _7 x' y% I% A
MCASP_RX_MODE_DMA);9 g) X: l8 n8 Q4 ~' N; T' T- [
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
, v7 s% p% a' V/ V( {; v: `$ oMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
: g" }5 l4 Q2 x8 D _ [ W. {McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' p& R4 L5 l5 [+ n8 `0 c+ EMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);# N; `& L. U/ n) c: ^6 N
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
4 W4 Q, |( G3 d: @* u |+ s3 hMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
8 x2 }$ U& a' e# t7 |6 KMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);$ o7 ]6 n/ s) u
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
, \$ B- R/ R" {McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
( S) H3 z2 w8 T' N3 x5 \7 E. L0x00, 0xFF); /* configure the clock for transmitter */
* B4 O, x) l- {McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);/ ]5 ?; M& G0 u f: j& ]& X
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); : ^3 ]: S5 E7 H* s$ {1 K" N
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,3 @( \" G! ^1 l" h
0x00, 0xFF);6 F _$ t, j+ P' C
) F7 q& f3 ?# R [/* Enable synchronization of RX and TX sections */ $ I) T# g1 {* h5 z+ U
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
4 o: h7 o0 _6 D' E2 q* c' BMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
4 O0 J* u" W8 ~McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
" f8 M8 E! p( y1 w7 C+ s** Set the serializers, Currently only one serializer is set as2 o* M C$ w2 p& U0 V
** transmitter and one serializer as receiver.: b: T- R' Q1 ]- M* z
*/
7 D2 x8 ^; m2 c' J; t8 a6 u3 a% uMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);0 w, t8 o4 N- ^% P; E
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*/ v A5 j* ?" C" C% q. ~8 A: X
** Configure the McASP pins
9 o# ^% X8 e3 k7 ~** Input - Frame Sync, Clock and Serializer Rx
+ _4 h. a) R/ ~, v. x1 y2 N! r2 ?1 l** Output - Serializer Tx is connected to the input of the codec 0 M( n1 F$ [ R
*/
; P( \, z$ P4 cMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
" s! l; a, z9 |9 N6 C: AMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* [5 H" N# ?# n. k- w( Q+ JMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
4 d( S/ X1 w# @| MCASP_PIN_ACLKX
/ r$ n/ h% |4 q2 y' W( e' x% O0 Y' g| MCASP_PIN_AHCLKX
/ O) \4 I! \5 X/ G2 O' ^ w| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */& m4 X; h' d2 \2 {8 C0 r, a
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR # F. S* S# u7 l
| MCASP_TX_CLKFAIL $ y, a1 p5 t. [4 ?) Z! A
| MCASP_TX_SYNCERROR$ _ A+ R- W$ G4 F1 D) K& E) i- k
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR $ Y: K* d2 ~- T' t7 t
| MCASP_RX_CLKFAIL
u4 _& A% X$ d. r, d; u/ d+ T; V| MCASP_RX_SYNCERROR % B0 z/ ~, K5 P6 i, O; Q7 z
| MCASP_RX_OVERRUN);
: `: Q( {5 P% [% K' [} static void I2SDataTxRxActivate(void)- z, E' B8 X6 U
{
! s1 k( N- c8 B; @/ T5 O/* Start the clocks */
, o3 V' _: w5 f T' _9 @McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
- d* X- n' n" d; M/ BMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
1 \( A! A) X! eEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,' N& l! a0 u$ v1 Z `
EDMA3_TRIG_MODE_EVENT);
. Z! R7 _ s0 o) OEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
# w1 L% c4 `/ y3 H9 \7 zEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */+ C3 b, P& i; \2 {. R" m
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);8 Z5 f) p" \! k. A" K0 \0 S; C
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */0 {; Y4 V; r4 u6 i3 G
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */* g$ P" \! {+ c1 x$ `4 w3 E
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);! J5 u$ H2 I5 h& l: @
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
7 j* l& c" d& E8 W- m& `} j+ J7 j5 v) H3 T3 N* z* D
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
' y/ Z5 F7 U: @9 w3 ^ `9 x8 ? |