MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
" L! ]" _% t$ ~/ V- _  V# ginput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
4 l3 Z2 k2 @% G$ n$ ]' M; h
output mcasp_afsr,
! M) J$ t/ \" a9 c& H) woutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
9 S+ f5 k) e. {4 V$ L  F

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
3 J5 I, Z7 F7 |7 ]) i/ p# _/ _assign mcasp_ahclkr = mcasp_ahclkx;
' I! Y) A7 `& U0 {' H# passign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

. r. J$ ?0 b/ _% y" ]+ C0 I

static void McASPI2SConfigure(void)
{
: {$ d7 c4 v, [McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
& ~* w3 K" G0 T0 y) uMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 Y* H4 E7 t3 j& o( w9 DMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
- g. e& _+ W- d+ r: D; I  E' XMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
8 w5 @3 D1 o' \- j4 yMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
. ~2 Y  D0 s4 D5 b6 [McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
) m) n$ A1 `+ }- b7 I! G& T) L6 oMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
$ E% U; D" |- `( d- F0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
+ l) B4 `# N+ v" aMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
9 W1 E1 p9 O7 d3 Q** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
$ h5 N( b2 |# H; x* `% gMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 T, f0 l$ A. I0 y4 TMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
4 |% B" r! R% }3 b) E  n4 S$ u** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
; C  a- @/ ^& G) sMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
8 c/ E5 I# b: l: P8 S$ e/ UMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
" D7 F. n7 ^! M9 K% ?4 M4 p| MCASP_PIN_AHCLKX
8 y9 f* {) c; D) U6 || MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
9 m# J5 j8 U$ Y5 a. jMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
! O" t! ~; a& Y$ |, E) y  i| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
: u: `) z6 a/ D7 k2 [! T| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
- W; v9 ]6 j3 M+ o# P+ L# N) O| MCASP_RX_CLKFAIL
# q9 Q& r4 T! j0 p9 ~2 R. Y8 n5 c" @| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
' `6 i. X3 X+ t1 q! N' y}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
1 E3 R/ H4 S% }  C: i3 f; kMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
$ q6 s. Z7 j7 [$ w6 K' I" \McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
5 u3 R. Q3 N* |! O6 H2 W' T8 xEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
/ n3 B) Q5 Z8 h8 _/ qMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
( y  ?" F" I0 A0 p* i' F7 p}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.