|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,; e" S. a9 s! B# r& X. g( U
input mcasp_ahclkx,
3 v* D2 D7 [2 m. [% m6 Iinput mcasp_aclkx,: V3 t0 E3 l7 I' R5 K! d
input axr0,
, h, Z/ h! U4 X! d, P( p: x, J7 i0 P6 A0 e8 T
output mcasp_afsr,9 K5 _0 c( p$ F) H
output mcasp_ahclkr,; W) a1 g' z; f# g4 o/ M
output mcasp_aclkr,1 p! f. Y/ O9 e' d' N9 I* J/ V
output axr1,
, } [6 o/ y( @8 S/ R assign mcasp_afsr = mcasp_afsx;
7 s; i+ k$ @ y5 Lassign mcasp_aclkr = mcasp_aclkx;/ w- T4 R) `' A
assign mcasp_ahclkr = mcasp_ahclkx;. o. v- z! }# S! ^! V( O
assign axr1 = axr0;
6 s W: W' v$ \9 U- K2 }) l, b9 ?( n+ ]' P1 v3 U
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 4 `% T t# v9 ? B8 L& q
static void McASPI2SConfigure(void)4 a$ F2 w3 y5 u j5 z" l" W9 {7 T/ Y
{
9 s! Y0 l; K l' w+ {McASPRxReset(SOC_MCASP_0_CTRL_REGS);$ [) H2 N/ h$ E- ]/ u
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
# F$ t' v, Y. V7 w8 K! i t8 tMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
! H+ G5 d1 q- A5 ~McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */ B% y: v0 d1 d) r
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 ~* ~! e: ~" {* d8 N; D( D( B# rMCASP_RX_MODE_DMA);
% w( t( n9 k6 L: U8 W N( oMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ t; }% f, J1 h0 t- f0 A' t% ]5 i
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
$ g+ t: W+ n4 M [7 UMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ; o9 o, a# I4 q2 j+ D
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);: q: f& P. U; M: x) d" N# J" V. b
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, & H9 }6 V6 E4 X l8 p
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
4 [7 }: b( J; b1 W1 ^3 }, h E' bMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);4 F. I9 c( f) a2 h
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 4 ]$ ~ F0 w& X" b# {
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,, Y. ^- E2 z0 {3 |7 o, y I
0x00, 0xFF); /* configure the clock for transmitter */
$ H; G8 W2 A+ G& yMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 W& O. B& T% m) u% @! v- RMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ' g9 Y% w' E' o: F
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
, W1 B L% ~( A0x00, 0xFF);
0 i5 |* F& I& V2 G, F1 x3 P
9 Q. y' g( s, a" |, C/* Enable synchronization of RX and TX sections */
, ?/ Y3 e8 ?% [4 O' q/ e KMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */5 o4 s5 ?7 F6 |2 n6 R& }
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);# B. A- @! \# ]$ u0 w j9 }
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*% u z: k" D5 T$ V/ v. y
** Set the serializers, Currently only one serializer is set as4 h# w7 D4 u8 C5 F
** transmitter and one serializer as receiver.
. J3 }* Z' W8 D1 J3 n V* v+ h*/
" R, t; g6 d- O; S+ ~McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX); t4 T# x- H6 s4 S! F2 h2 e. d0 o
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
0 p6 x7 v- n6 n( B$ T** Configure the McASP pins 4 e2 ]6 _- U8 j0 ~% K# c
** Input - Frame Sync, Clock and Serializer Rx
* f: [6 B' U6 p; T V** Output - Serializer Tx is connected to the input of the codec ( ?, o; l o& s2 ^( Q$ a/ l; t- `
*/4 M8 Y2 l4 V2 P, t" I
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
! `3 ^7 r! }1 L: z. BMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));) M* I$ T, L1 n7 K
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX1 ~8 n" z5 B" q+ i7 |8 x h
| MCASP_PIN_ACLKX$ e9 J7 g0 c! x- t8 h! z" G s
| MCASP_PIN_AHCLKX& Z3 |, `6 r+ N6 p
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
( c- z3 k9 L; N4 q" b" p/ O/ p. YMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ! D" T( p" F1 ]" }( a* M
| MCASP_TX_CLKFAIL
n6 Z1 J, o- P3 D1 e( Y# I" U| MCASP_TX_SYNCERROR
: @ H) b' b4 m& S| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
Q1 i4 p) ?4 X| MCASP_RX_CLKFAIL" z. n$ Y* l* a g
| MCASP_RX_SYNCERROR
9 a! Y: c4 I8 n0 D$ ]/ g9 G| MCASP_RX_OVERRUN);
( p( H6 }7 Y& m) z" }8 Y6 O( Z$ J8 ^} static void I2SDataTxRxActivate(void)
6 a) M, V, A+ |# U+ L9 V{# W' g( w8 j- L' ]3 B i" }
/* Start the clocks */1 g+ c. G9 `0 `
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);7 ~; z ~4 Y, S! Q/ J+ n, B0 T
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
; e' ~) p6 _9 {( e1 t# zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,1 y) F2 q& A. i# I& J
EDMA3_TRIG_MODE_EVENT);2 z3 W( Q: X5 @2 G4 I% T* i3 `
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, + n: u$ n6 B* K: Z5 G9 X
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
4 v$ u; ]! z V v" d% bMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
, u1 ^- {8 \; h, w3 \& IMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */# g$ g* g% S' y5 { e2 M
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */6 Z2 O. z2 G4 o
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
" a# ?! o/ ~0 i) TMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);6 @& D" z+ R( C( l$ M
}
* d' P1 S! y9 r6 t9 R& O1 v! j请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. 7 D/ @, o: ^2 Q* r8 M
|