|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,- d- z' B0 H) J( f8 Q; X$ D
input mcasp_ahclkx,
. q2 e1 g' c: U& i, Qinput mcasp_aclkx,$ K: H( m8 X1 f2 `8 U
input axr0,# _& |1 |+ o8 C* L/ i
) J s3 h& _" u. }output mcasp_afsr,
( b( f* z' J/ @/ coutput mcasp_ahclkr,: ^# P4 G& o! X1 U- q
output mcasp_aclkr,
( U# Z8 Z9 N* m; M6 l3 x9 @output axr1,
6 }+ i5 Q/ T1 o' [& ` assign mcasp_afsr = mcasp_afsx;
; \: b, U5 g k$ {assign mcasp_aclkr = mcasp_aclkx;# T$ V6 @( h* f- z% l0 O. O
assign mcasp_ahclkr = mcasp_ahclkx;" ~9 n4 m4 }2 {- K v/ Y2 b
assign axr1 = axr0;
) ]+ O* `- I! x: M$ u/ R; g% V) G4 _5 l w( d! y/ Z2 z- v
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
. ]$ {2 B9 h: Y3 g2 o4 tstatic void McASPI2SConfigure(void)
1 P- v" n8 c1 ?- E8 z- I! c{
; k3 F: u( p9 J: W7 cMcASPRxReset(SOC_MCASP_0_CTRL_REGS);3 F$ G( a( F8 v
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */* m6 f( c+ W1 c7 p) ^
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);' q/ T& Y) i! @& q4 i) Y: F' O
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
/ Q: N4 |( c& I: }6 ]3 LMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,. q3 z, p! R& D S2 j! z; z
MCASP_RX_MODE_DMA);6 I; W7 g" x: p0 `% {# ^; A
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,( w* t m( ]! T6 s9 I
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */" J# \- i1 e/ o
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, # z ^, K% K8 I8 B% h; f
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);. Y2 z* Z1 `) n- Q+ T4 P. q* X
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 5 T' \- c/ J0 u8 \6 R
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */3 ^/ c# |. t# D
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);1 a9 p& @' m9 ~- j% {: v' V! x4 t
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
! d" w b/ i8 p7 H# ^McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
+ q# u, m" W' r5 y5 q0x00, 0xFF); /* configure the clock for transmitter */9 b" x7 s/ k* g4 A6 G: h4 M
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);) J4 r8 {! ~" f1 D$ U# g
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); . |. u) \1 B' K
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,3 q4 B6 e3 u$ l3 g8 l( w3 p( ~
0x00, 0xFF);- x5 b' }! N+ g# y
7 h% K& a5 q+ b% A
/* Enable synchronization of RX and TX sections */ . _& F4 Q0 L0 Z& R
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */4 w; Z8 d/ \- a& a3 u
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
* a- H5 i2 o# ^/ iMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*. u/ _6 _( z2 d8 i0 L# Q7 p
** Set the serializers, Currently only one serializer is set as! w, n# z0 i4 B' m! ]; N4 ]0 q3 g
** transmitter and one serializer as receiver.+ _; {) n0 b k! o; l! t4 X
*/9 m* u0 @9 M: F" h0 x6 Z5 m8 ], M$ i% R
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
, }" \7 I3 \3 a$ a8 i$ \: b: rMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*" D4 Y3 x7 Q2 Z6 S
** Configure the McASP pins 9 j) j! f$ x" y& |4 u( f' R
** Input - Frame Sync, Clock and Serializer Rx
3 m3 F% s, e9 T( y- @1 \3 Z/ z** Output - Serializer Tx is connected to the input of the codec ! A, |: ?. G1 M: t. Z, |
*/+ S% Z6 U7 C+ j7 o( v7 _
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);! ?6 u* N; F/ Z5 x& @2 {( s
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));6 ~2 c& H6 W& f
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) U( M, o4 A. V O1 }, M9 ]| MCASP_PIN_ACLKX; V; @# q% T$ c0 x) }1 }2 y
| MCASP_PIN_AHCLKX
9 I) L5 X+ i! j* c Z& E9 e| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */: _" k7 p* r7 N8 t* N
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR + Q5 P* B, S' S7 ]5 U* {
| MCASP_TX_CLKFAIL
, F9 e3 a0 `8 o6 e( X! R9 Q2 ^| MCASP_TX_SYNCERROR# ?: n; p7 ^8 ]; J6 `. S S5 }! y" S
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
/ n1 ^8 A& x: u* r4 |, J| MCASP_RX_CLKFAIL
* e: I' h& k: g& z6 p# G0 W| MCASP_RX_SYNCERROR , h8 U$ @, `& ]1 b& H
| MCASP_RX_OVERRUN);
" R, I4 R# {2 {# h} static void I2SDataTxRxActivate(void)# u% Y8 k5 D* b- J8 U
{
. i; m5 l; R- V+ R/* Start the clocks */5 E$ W+ N: y; x3 |. m# C0 H
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);1 R N, G7 N* }+ a. ?' t
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */- {* C# f4 O$ d5 C7 {7 {$ W5 G2 C2 `
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,) G2 x3 ~5 ?# u4 J: h
EDMA3_TRIG_MODE_EVENT);; w" O8 @" x% H; W: i
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
4 d4 q l2 T4 b5 B' t4 E: Z$ ^EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
B9 [3 y# E& B# VMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS); p4 L- T( j' Z0 s) S$ i
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
) `% }* g2 p/ ]while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
7 V: K) l( }, U0 A5 z2 {McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
y/ d* T( Z/ jMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);1 {1 c7 X# ~5 o% X0 a$ @ V% u
}
9 k. X# _7 p0 j; ~2 r* D2 d请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. * q E. |3 g" Y i
|