MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

output mcasp_afsr,
/ ^( T; ?) \6 S) q* _output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
+ _, j) r7 l: G: V$ i/ Y+ Aassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

! X4 X6 k- p6 |( a

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
3 V& J2 O8 x: k5 N- }. H5 Q{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
7 o8 H$ p/ L% v# Q6 T4 pMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 ~* Y7 A; z. U+ _7 V# U4 ?. }4 `MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
: Z% }! S/ ?8 c% A9 MMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
& G6 P" T% h# |McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
' _) h8 \# s  I) W/ n) A# {MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
# P& f; g8 c: g; N7 \! hMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
* r6 ^  z  s; g" u; @McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
% T2 u2 w( @4 h) Q2 hMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
: _0 F( S) {0 m5 _McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
, z1 l$ u- U' z& VMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
# D+ U! t2 g, F5 t# Q( E0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
# [9 `, h3 t* J# Q0 i0 DMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
! o2 a, ?4 ~* X, B' k" w) |9 {' tMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
) X, r9 Y: m7 w0 @8 Z) Y** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
" C; }  u% P6 g*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
( U4 [& H) A' l4 F4 G** Input - Frame Sync, Clock and Serializer Rx
7 p0 @0 I# K2 L, c) u& e( `- l** Output - Serializer Tx is connected to the input of the codec
1 B5 [4 d; V. O4 C9 W*/
5 ^4 x3 u2 R" TMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
) H; k, D% _* K9 o& I/ ~0 i, [McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
  k! `. @) @, t4 c* A| MCASP_PIN_ACLKX
5 u4 }7 `& U9 E- y- ~3 U+ Z| MCASP_PIN_AHCLKX
6 o: q, B7 \7 X8 ^. f+ O5 q| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
! k0 S5 s  ?& L# @6 nMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
/ L' t' j: x6 ?! k# G| MCASP_TX_CLKFAIL
) w' @" C; U6 B1 J! [+ S9 C| MCASP_TX_SYNCERROR
* ]6 a& i, @+ K6 A+ d| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
! o2 D, x  {1 A: K: n8 n# S| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
2 r' G$ h" q: w{
& }5 f# m' a% V- M( I: a9 L* G9 |/* Start the clocks */
8 J+ [" |% ~! S4 T4 C6 X: @McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
* [5 z& @$ c4 n0 \EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
( [+ T: t* q- `# W2 E: VEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: _" H8 F" g9 O3 X/ |8 hEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
" l4 R  |0 h9 c& R8 w# k0 U. K6 KMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
: j5 ~5 a! [" Q9 M6 Mwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
  g2 D2 R8 j# E5 DMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
' A) `, T" d: E3 k" l2 @: CMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

7 n- P9 n5 t5 i

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

/ y/ W3 N$ s* v% U; W- p