|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,% i. Q* [8 j% N% R7 A
input mcasp_ahclkx, I9 O/ C- ^ N' P# a
input mcasp_aclkx,+ D" [ o6 s2 ^4 ~4 Z% a7 D
input axr0,
2 F# c% K& n4 e& h0 [: b
1 n( {5 Z$ o- z goutput mcasp_afsr,# r. h6 A: p6 f/ C
output mcasp_ahclkr,
6 P' i: N' c) {9 B5 _, o& joutput mcasp_aclkr,: @$ j% d1 |9 K6 s4 a
output axr1,6 h6 L7 V# t0 S0 ]' L
assign mcasp_afsr = mcasp_afsx;5 I6 I' M4 \- U8 M* ?) ^5 }( y
assign mcasp_aclkr = mcasp_aclkx;
% s. {# q& N& M* iassign mcasp_ahclkr = mcasp_ahclkx;
7 s/ w2 {/ P. z) Iassign axr1 = axr0; ) K5 ~2 a* s2 A2 `( |
4 C7 N. \+ o0 a. t: M0 Y# E# v. D在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 . h$ [0 F2 A) H K% g7 n+ `
static void McASPI2SConfigure(void)
) ?1 [7 T x/ h{
% X* ]8 w* u' @4 P( K8 v1 |0 @* GMcASPRxReset(SOC_MCASP_0_CTRL_REGS);; M6 j, [" E& h Z! _& k
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
3 U, I% L8 x. C3 A& G" g- kMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);) n7 M7 j+ q3 o- W- {) s- e
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */5 U% u, F, g- h% @0 a+ V
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% U* A! ^, @# N' k' X5 A7 Z$ V# mMCASP_RX_MODE_DMA);# r$ ?( O, d7 l
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,; P+ F3 j% n b
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
/ w1 h( Y9 s+ T1 |5 t' ?McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 1 B# Q1 _1 Q3 ]" z* N" ?
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
' l9 n+ X) w, Q8 ^+ m7 J( rMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ' Z3 x' ]2 U! G; j" ?6 V
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */$ N! B+ n: G( D$ z& S
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);3 x8 J C3 _5 p1 h, p2 Y0 v3 |
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
3 [8 y) o( G4 NMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
' s9 b, M! M* A5 |7 e& j0x00, 0xFF); /* configure the clock for transmitter */) e! C+ m+ e- g" C, @* |& X& F2 ^
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);1 k. N9 `, y& j, e# |: r) \
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 9 w& x1 u. l* P2 p) r6 V2 T
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
1 V1 ?3 g/ X& [# H* b+ C0x00, 0xFF);
+ a0 l/ E- `/ k$ Y b. m0 }0 {2 x p" p9 U* i `
/* Enable synchronization of RX and TX sections */ ) h! U/ ^) o8 e7 e: V
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */* {) ]+ J) Y: H& B1 @: T( ?
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);& o; ~- M6 e; X2 w& Y
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
9 V2 q. q' w3 p5 s* a' V** Set the serializers, Currently only one serializer is set as) O% N$ r# Y+ t6 n" ?4 C! W/ q, C
** transmitter and one serializer as receiver.. h* V; U* D7 r
*/
! S1 K. [* W9 E- E2 U$ g" R9 ^McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
/ Q% f- B& N% fMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*/ U4 w. q" V% b' g3 r! \
** Configure the McASP pins / c( H; ]0 N6 B' ^
** Input - Frame Sync, Clock and Serializer Rx4 G1 q0 {& |5 q7 A" S3 ~! k$ N6 Q
** Output - Serializer Tx is connected to the input of the codec
7 W8 z* y" U! v! A*/
: ^0 H% z( B* p1 a4 y* u8 fMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
' c3 _2 ]$ w+ j! VMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
7 N9 T v( A: G0 LMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
/ A+ L! O" M5 C: ~. c0 }| MCASP_PIN_ACLKX0 S5 E2 ~1 H( i: f/ n; C! U
| MCASP_PIN_AHCLKX
0 U' m; q- U/ l0 V7 T' u| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
: v0 i, O7 E+ S5 j, oMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR , T( B- L) D( G! E. Z% K
| MCASP_TX_CLKFAIL 3 V1 g+ S3 ~$ N3 r' k
| MCASP_TX_SYNCERROR
! _/ s) h( A# o' a- y; @, E* p| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
, v E9 P/ g/ D3 B" K( l' ]7 P| MCASP_RX_CLKFAIL: _, w8 E: K8 r. X
| MCASP_RX_SYNCERROR
6 H* U- e: S5 H0 _/ ?8 t| MCASP_RX_OVERRUN);
& K( O( N5 Q V2 f1 G' r1 b/ [5 ]} static void I2SDataTxRxActivate(void)
" f. p* y D& {! {( T{. Q' x9 w0 q7 {8 k4 P
/* Start the clocks */% e0 ?1 E7 b5 C/ d; V
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
! g6 e2 n9 Q# i- [3 kMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */" o4 |# l, J' z$ O0 U
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,6 N9 g. O: [% Z) I
EDMA3_TRIG_MODE_EVENT);
$ x# C( R5 m) y# `. i# L/ |- t$ OEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, # C$ Y* e+ ?% d: |: L# b+ a
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */; ^# U3 ~, N5 o3 q4 W
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
* O: T3 Q$ Y5 c5 xMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
s& ~' h: C$ Y# c$ ?while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
8 L& x% |( L: C) zMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
: E0 R1 _: y, x* e$ e# T3 {McASPTxEnable(SOC_MCASP_0_CTRL_REGS);- `+ n; i+ [+ m4 s8 M& C
}
: a: ^- y$ t" E. J+ e请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. : S; {+ P. x+ K0 }
|