MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10259|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,$ c+ c, ^4 ~* g. _9 F5 a9 E4 n
input mcasp_ahclkx,$ L. c1 Y1 _0 {0 |+ A' v
input mcasp_aclkx,
2 \8 L7 L( F+ a7 m; x  s( Ginput axr0," Z3 t3 x0 g6 K/ J- L. Y

" ]# J  `8 [4 G' a% E9 `) f4 r7 [output mcasp_afsr,$ Y2 R, R( i/ ~: O+ d2 l
output mcasp_ahclkr,
& V9 o! H/ k" k5 soutput mcasp_aclkr,1 p+ E0 J: w/ u; M
output axr1,
% F; s' C/ J, ?
assign mcasp_afsr = mcasp_afsx;2 c3 Z6 Z" L* v0 l! V9 w8 D. {
assign mcasp_aclkr = mcasp_aclkx;: M/ n  r  D0 X" Q
assign mcasp_ahclkr = mcasp_ahclkx;
' G- ~1 m' |! Z" {- gassign axr1 = axr0;

6 t/ V, N3 R7 U: q5 L# B* p6 E3 T9 `$ t% z# Z0 z  d
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
$ _( V* }8 {5 m
static void McASPI2SConfigure(void)
  a" l5 i7 x) [0 V% P{
# C0 {$ I# a& V; O5 VMcASPRxReset(SOC_MCASP_0_CTRL_REGS);0 v' g; R/ a/ W/ m
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */1 q8 g' S& p% _2 I+ ]
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
4 ~: w7 ?" h/ GMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
% T, p! O7 b# d2 _  x+ D0 p: pMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,, s; i" {  x+ |" ~; r# u
MCASP_RX_MODE_DMA);
: @* C6 \! A( x1 x) m, p" }McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,8 }6 b: N  Q( R7 @9 P1 O: U
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */1 u) H0 d+ i7 r$ _$ H9 H
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 8 E  X1 z4 o6 f7 d7 z6 d
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);7 m; ^  G: h  o( @
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,   ]& _: p: w8 a: D/ y* d
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
; `) o! B- ]$ t: tMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
; a* V% F7 f) zMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ! R( g7 h0 g" j& `4 J. i* g* V
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
5 \: v# @9 \7 ^0 q: |0x00, 0xFF);
/* configure the clock for transmitter */. Q) n& X/ `$ @4 p! U
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
: C3 i- U7 W" a; }McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); & L) q) ~+ Y# _7 {; a
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
2 T; h+ @' Y4 `0x00, 0xFF);
/ @8 `) W) @9 i2 _' W; t6 ^4 c& s0 X6 p  p
/* Enable synchronization of RX and TX sections */ * r5 j# x! f4 A/ a0 T! c& W+ u
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
* G. G1 Q" s+ W: n! R) fMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
" G3 A6 Q- y" X( n9 }, @, B2 Q: u4 aMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
6 }% V& L4 [' {8 `9 f7 [** Set the serializers, Currently only one serializer is set as
0 A! H% y$ F' c7 x' g9 B** transmitter and one serializer as receiver.
3 @. S% j, x; G) u  E*/. o$ V9 }0 L/ m' s% I$ }
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
. n& g0 h; A) Y: s' {& J/ n( AMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*3 f4 x/ g7 M% Z. d
** Configure the McASP pins $ k# I7 g. d4 f! t, ~& E9 d+ G
** Input - Frame Sync, Clock and Serializer Rx
2 K) n% n! B# T8 e2 i. b** Output - Serializer Tx is connected to the input of the codec
0 H. M+ ~7 w/ g0 A5 H% n1 \*/, k7 U+ [( B# n6 y
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);, A) Z! }# D3 o
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
( U+ T7 H/ V' P; r& H: uMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
% a0 h5 n/ s1 |% U! E| MCASP_PIN_ACLKX  M: V; w7 M; ]' G/ b
| MCASP_PIN_AHCLKX! ]( F2 K6 x' U# {; y
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */$ y4 A1 B& f& V- n( ]
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 4 {) i& d. C, m, k3 h( B
| MCASP_TX_CLKFAIL ! l9 j' Q( E' R' J, j# w
| MCASP_TX_SYNCERROR  j& D; U) l# T
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
8 G( G3 F0 T- || MCASP_RX_CLKFAIL6 G0 n6 {' K$ N( w; P# |
| MCASP_RX_SYNCERROR
3 B4 Z9 T5 k% g* U- I& Y| MCASP_RX_OVERRUN);
* k3 [: V8 p6 P) g5 s( q}
static void I2SDataTxRxActivate(void). n* I  M( ]% ~/ M4 f6 a* s; ]% I
{0 T+ n" t; [% E3 e' w! b  g$ Y
/* Start the clocks */
$ F0 u; r5 p: Z& j$ MMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);6 B" A9 }) c5 v! V% E# \+ E
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
; F# h% b0 H; [& F8 iEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,0 l! B# Z( R5 C, f2 w+ Y$ y7 @8 @
EDMA3_TRIG_MODE_EVENT);
7 t. `, J" B) _9 Y* ^% y! jEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, - j9 a% u  ^1 @
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
" e6 s. v8 ?7 k. O8 eMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
1 a& {1 z( k) `5 [. I3 }# eMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */& a+ T6 T) O8 S1 D/ F
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
2 }  H& n  D5 r+ C4 ^3 tMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);) B9 }1 O& b1 |* T" `* s9 z& l
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);$ B# S- }- b/ Z
}

$ X3 X9 m$ g* _# x! Z
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
  B5 j1 W# s! E& V+ b
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-2 02:06 , Processed in 0.038429 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表