MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
5 j7 P: X" T2 ~input mcasp_ahclkx,
+ q* d& `% b$ H4 ^9 Hinput mcasp_aclkx,
" @% @5 f2 j# A, J, [input axr0,
! b; S# U* Z/ I( e/ p
2 N& m% d: P$ [3 }$ Goutput mcasp_afsr,
, Y, U* f" {2 |  [output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
7 @" g! z% l% X5 q8 V5 r' Dassign axr1 = axr0;

6 R3 }$ R, T0 J. ~! u- Y  ?" s

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

) ?5 o( z) |4 N- ]$ a, w  `/ S

static void McASPI2SConfigure(void)
& ?( l; n6 \+ V0 j{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
+ b. o0 j7 |2 u6 N  C, |1 R2 KMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
; N0 U3 B8 K/ v( P  G4 AMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
: P) t) A. I6 i/ p% D! Y  rMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
2 l# I1 G0 i/ J, d2 XMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
3 L7 s6 x8 o( [  w2 [0 IMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
7 N) |. V0 k) _# LMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
' X3 Q% w4 d0 U5 Q+ k0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

& Y2 l$ P5 F. x* a# L/* Enable synchronization of RX and TX sections */
  a5 k1 ?4 m! S/ m+ }$ H1 xMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
4 X& }: Y. G! E# t* I$ h' @# Z, w& GMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
& r/ c, j% ?& _0 S** transmitter and one serializer as receiver.
*/
4 b, Z. E- d$ `: _McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
0 _7 G4 s" o( l' _/ S9 m9 y** Configure the McASP pins
  D0 s  Z8 F# R* ^5 G. k4 W** Input - Frame Sync, Clock and Serializer Rx
1 D" `: h6 u( [; I5 v** Output - Serializer Tx is connected to the input of the codec
*/
/ w  [: q: h' X! O. S1 iMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
3 w- N6 ]- n% D7 \; EMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
+ W- J: `+ r, B$ k| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
% b, k9 q7 m7 x+ r) n( o| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
2 G, o$ k! e4 Q" M: b/ t$ {& xMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
, v; e/ D+ f5 D, n' `| MCASP_TX_SYNCERROR
$ }  X' Q' ?' x  M" i9 \- M| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
) A, `: M, P0 w| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
( \. \& t9 K3 n1 i: V( l; C{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
; u2 P* y7 a8 D8 |6 {) GEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
# P# b2 Y  ]* x" K, u  N  f1 M8 yEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
( s* E" Z. e% \: ]% T3 h4 hMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
: O) ^& L9 c+ ^& g2 ~, u5 N: F3 @McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
  b7 h9 @0 n+ b! _}

$ I9 M- m: k5 ?

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

) v3 R: Q9 K3 U0 S