MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
  r% i0 E- N! s, [input axr0,
+ Z+ W) @+ N/ o) @  }% W4 A, O; N
3 ?1 v/ `3 h" S2 coutput mcasp_afsr,
output mcasp_ahclkr,
. j- D) D; ?5 Z9 s% R! L! l" S% Xoutput mcasp_aclkr,
9 A% R8 B9 n- n4 I1 s& J1 }. qoutput axr1,

assign mcasp_afsr = mcasp_afsx;
/ m/ Y) |& S7 _/ o$ D" L7 iassign mcasp_aclkr = mcasp_aclkx;
+ g' M( g4 @( @: Y, I0 n6 z3 C* Uassign mcasp_ahclkr = mcasp_ahclkx;
* d4 [/ v- P& n7 T8 Kassign axr1 = axr0;

# k! g. O7 t5 j' g

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
5 ~5 m/ L! ~% I& ~' x1 oMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
. X1 m! ^3 z1 |% B$ }' @8 dMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* z* W& g* ]# j2 e. pMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 A! a# B3 {5 ]/ rMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
- J- L7 e$ [! Y1 y1 K" R3 {( g  |McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
' u: w2 D% C/ F2 j" `MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
; e3 F; `! j! d' B' E; [McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  U( m1 I2 B9 Q  M1 X  Y' v: wMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
8 b$ Q: w# y4 x# _1 m1 d" Y! m0x00, 0xFF);
: p3 I9 X# @- p; |$ g1 {
/* Enable synchronization of RX and TX sections */
, L8 O1 o% Y9 w' ~9 L0 [) @McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
% }8 J# D1 @9 \1 j/ g& xMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
' j3 Q! ^& {/ |" v+ e** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
1 [, B: d2 T# b) A3 l7 `( v* y+ G' Z, b6 P*/
# l( P1 z5 {. C# B8 B- \1 `McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
- \5 m5 Z4 ]) \) E+ G! v6 ]& u** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
$ c( L* b5 ?7 Q( ZMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
* i/ x) l5 @5 lMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
( D' O+ ~3 E4 G" e| MCASP_PIN_ACLKX
( d& S/ l% q' V' V& H, S3 ~/ V$ f| MCASP_PIN_AHCLKX
# W3 J4 x) u8 M2 ~6 {8 H; `5 _5 f3 x| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 x$ C: n) _% ?- C! ]" c4 ~1 P3 C| MCASP_TX_CLKFAIL
2 K5 R7 i" x6 N7 _1 A) e2 h| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
2 S- [* }8 T9 \0 Y2 H. f| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
7 R% ^: C0 J0 v6 m| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
; ~2 [) n) H9 A3 d7 Y1 U$ |1 w{
* J2 C6 |3 Y% I/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
; w+ Q: T0 g, V6 Z1 BEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
, x! u# c( \  j7 W/ bEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
* u  r# D, w# g" g3 x; m) @EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
% M0 ~" q- s2 ?McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
( q* [0 o! q9 q* Jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
& _, V* r! k; a6 Q/ S; HMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.