MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
. Q; E9 r, ^9 s- ]; Rinput mcasp_aclkx,
5 r! c  ~1 ?! w' V2 w3 yinput axr0,
/ @1 o( F* T. Q8 z" u3 l
/ U- }. g! g0 O8 p8 x5 routput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
8 m( \/ c/ m6 p6 ~# L

assign mcasp_afsr = mcasp_afsx;
6 N+ U* x+ t* d% S" \- R+ [assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

" z5 i' J2 {* D! t/ w% s; Q' E
$ Q1 T6 u, G+ F+ q

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

6 U3 I7 D5 L) u! d) {

static void McASPI2SConfigure(void)
, Q: ?2 C; P. A! [& M2 G; J' Y{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
. ^7 {8 J' [) ~) g- `6 SMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
! \( m6 Z" t- |$ e% yMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
2 ?. C: P: Y5 ]$ FMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
6 d0 C+ x2 E1 M/ ~' L9 C, d3 aMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
; C/ @$ v/ Q. P. `MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 N: w' g) p# B. j; @4 fMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
, b) E4 o9 S! @! h) n: zMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
8 [+ Y7 ]/ k4 m/ q# DMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
9 ?. e+ t# X' x& W/ |, WMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0 B! {) U3 }' r7 h+ \9 E0x00, 0xFF);

/* configure the clock for transmitter */
% C. X/ t, D5 Y& }7 [% RMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
  [- Z3 l. J! t' b( N. U. gMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
: g( @( |' A1 @9 ~1 |0x00, 0xFF);
+ u  x% X+ T+ f7 }
0 F& L0 S  U: ^: R/* Enable synchronization of RX and TX sections */
" J: g' C7 {4 }+ X) B' f% KMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
+ e  Y* r  P8 x; y" j" nMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
1 p! T' b4 s+ w+ R9 AMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
6 \1 }0 j) r/ ^  q' T+ p# YMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
' b9 x. g6 B) g" Y( R$ R** Configure the McASP pins
5 ~, g% T% `; F) {** Input - Frame Sync, Clock and Serializer Rx
1 H9 O% L( D( ~/ p** Output - Serializer Tx is connected to the input of the codec
* k" H7 E  H) ]; l3 ^' E*/
* Q% y. i; Q4 `1 W' f  iMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
6 w$ n3 h; n$ Z| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
0 M! J6 {2 t$ H$ J- j7 x# x| MCASP_RX_CLKFAIL
! H+ J9 r1 Y3 R- Z| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
9 q; E7 }3 K# R, j' \' x; T}

static void I2SDataTxRxActivate(void)
{
" h9 y, v+ V/ Y% ]9 Z" c/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
1 ?: ~0 Y+ w* m1 S4 N5 F, H' U. `McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
0 I; U# p8 u1 v4 g; rEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
' f$ U# q2 d7 ~7 {0 BMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
0 V2 g) a! u$ |" r( A  k# |2 c' ?while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 ^0 j; y% j, j0 B5 C! L3 }}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.