MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9838|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
% P; f5 T8 ^# O# Z6 Yinput mcasp_ahclkx,, W! W3 d; D, G, X$ w
input mcasp_aclkx,
$ j; S( g! L  l- minput axr0,. L: a) a, r% P; \5 @8 M& A2 Z$ u

, c  e7 {) {- p" s. moutput mcasp_afsr,
1 q2 J5 u! e7 l3 voutput mcasp_ahclkr,) r$ e; c/ }+ a% y2 r+ t: p
output mcasp_aclkr,
( v) M1 ^0 T6 U$ G# boutput axr1," g% F) w8 G* U( v( C6 }
assign mcasp_afsr = mcasp_afsx;
, H4 I2 Y5 {& L9 Z" Massign mcasp_aclkr = mcasp_aclkx;
( r) ~+ D5 g$ }8 R% M$ E6 kassign mcasp_ahclkr = mcasp_ahclkx;7 x# g* T5 o8 F3 o: S: z5 F" u3 z0 i1 O
assign axr1 = axr0;

9 `8 B* o# I/ t* R5 T" ~% i: t
: S" b- c* E2 F7 m
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
5 {1 l9 q8 F. b$ B  j: K! t
static void McASPI2SConfigure(void)5 ^: t# l  u# G; u5 X2 L; k
{
' g* Q& a) O: W$ z  |2 ~McASPRxReset(SOC_MCASP_0_CTRL_REGS);" _6 j$ y; `. B# ^; v
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
8 G, z* l  o0 K' {McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);- h$ ]& [0 T7 U, G
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */$ K1 k9 ~; e6 l. L9 g
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
7 H4 i" k# i$ g; |$ JMCASP_RX_MODE_DMA);
4 P* m# q8 T+ L4 J2 V, `McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,4 Y5 u. s9 c# _9 l. ~
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */  ^1 L3 [, N* Y! ?. I/ v
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 6 f( }! @+ |6 j
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);4 D* [' e' F7 s
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ' a7 C% ^9 Z8 M: {
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
  U9 K% }. `% d7 W  x3 P- QMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);& Y# g8 B' k  A* k, h% w0 i9 v
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 0 ~3 @; W& d, C+ w
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
7 l; e; Q7 F* J9 c+ Q9 ], o; Z0x00, 0xFF);
/* configure the clock for transmitter */
0 y7 i1 B# J$ ]& jMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);; S5 y% ?, v0 B' v* b+ l
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
, [# B: n/ g! f. v, XMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,, ?0 P$ g7 K. z+ M
0x00, 0xFF);
8 _0 u  {* L, F& R+ y# l3 Z1 i# w3 w+ G" ]( e3 N
/* Enable synchronization of RX and TX sections */
7 E  \8 Y! {5 \+ k; [McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */+ @, R6 p( ^3 ?
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);/ G, |' l6 D5 `# c, z9 \
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*2 P7 P  k( r' l
** Set the serializers, Currently only one serializer is set as
, W9 i; q* y5 d** transmitter and one serializer as receiver.
7 e: V6 G6 G+ v0 U4 R8 I*/
7 ]7 g$ Q+ t) `% S* RMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);8 u8 |1 Y+ L) U# k
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
5 I8 h/ a) `) K* b! V** Configure the McASP pins . j- }1 c3 O$ ?8 W
** Input - Frame Sync, Clock and Serializer Rx! w6 p  i5 Y: f" q/ x
** Output - Serializer Tx is connected to the input of the codec 2 [$ F3 ~' V8 F& M
*/5 Z6 [' Z5 j: S. O. i
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);6 ?: w9 z9 _, I  }4 o
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));. c% Q" b; c9 Z. X+ k
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
+ G2 z8 l; g. y9 Y) B2 q| MCASP_PIN_ACLKX
) U  |$ ~' i- K, N| MCASP_PIN_AHCLKX
6 ~; i' H" F  P3 n; N| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
! C0 j$ z0 @- G% U4 m% j& Q9 s8 `McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR $ `! E' `  Z/ A4 E
| MCASP_TX_CLKFAIL
- h2 \$ R9 }. {" W* g) [+ \; o| MCASP_TX_SYNCERROR
0 Y: @; e, F" }9 k* p- U7 o: V| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR / |9 z6 o0 A7 d0 T. a' Y9 ]
| MCASP_RX_CLKFAIL
! o9 c3 u* j0 p8 B5 x3 p| MCASP_RX_SYNCERROR
% M) r' k2 w, {| MCASP_RX_OVERRUN);# R/ B. g" G/ I& m. P
}
static void I2SDataTxRxActivate(void)7 \* p/ k- Y8 z3 j) l4 G5 g
{
# `, J# N+ X  d; E# q1 d7 L& v/* Start the clocks */
+ l6 B4 J0 z0 T" d5 N' g! DMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
0 ]) H* O3 X, y- rMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
$ h6 q: r# A" h$ CEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,6 V+ N6 H6 Y0 U: y& o4 ^
EDMA3_TRIG_MODE_EVENT);
9 {) E/ f6 \6 |* g4 PEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: d! K2 l9 T* h4 C# ?& }EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */9 [; s/ P! i' i& _
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);3 @; G  D/ y% x. e& S
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */7 ?" ~/ ]* |0 a" N) q
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */5 H( |$ S; d# S3 x+ a9 k2 [
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);4 M! Z7 [; j( A9 M* n
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);9 r. X, {; I$ f8 @0 H& }
}

3 f, g9 A7 e+ ~& |3 W* w. M2 h
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

6 s! I8 |5 L' F
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-21 16:58 , Processed in 0.038258 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表