MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
9 n0 Y9 G1 e. C$ S+ V2 F& N/ Dinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
/ N" P/ N5 g' E  D" [6 ~output mcasp_aclkr,
+ k) i, F' l0 }9 Boutput axr1,
9 B. j8 N3 H7 U" k7 o

assign mcasp_afsr = mcasp_afsx;
6 I/ G  r% q3 nassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
3 N  u9 u; I# ~% j! ^assign axr1 = axr0;

+ I% R) D- F' F6 h( i8 ]% F

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

5 [% [7 q( p  n1 K+ J: b

static void McASPI2SConfigure(void)
( X, b7 e+ Y% j8 n& }9 l5 T{
; {. w# ~8 _' r, r( p2 |McASPRxReset(SOC_MCASP_0_CTRL_REGS);
% f0 q; k0 G" }7 w9 l4 V  ?McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
. R1 j4 H  b. h9 ^- }9 ?4 n5 C" K( aMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
  F3 R/ K) j6 _& LMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
- K; p0 q$ y$ u; e8 W$ Z6 u; t. tMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
4 t  O* L2 ~1 Y  H8 g: }5 }9 CMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
# d7 A. k1 B: C) iMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
4 e; \- Y/ [: B! q0 f4 D* s. |2 XMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
2 N; e4 Q! v: x" b4 J8 Y/ L) y5 l0x00, 0xFF);

/* configure the clock for transmitter */
* ~" ]$ x% z7 l9 P) |7 gMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
/ n/ \( K# K8 R3 L6 v5 r! hMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
) v2 n) d- P5 s9 [; dMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
9 J: E8 }1 {" M1 `3 u0x00, 0xFF);
3 G  |; z2 t0 ^" T% a  K* ^! _
  v& X& u6 {9 K6 v4 ^  L/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
* w7 Y) N) x. l* TMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
. m' p$ [# l9 G# h* dMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
' E4 y3 `  g0 E** transmitter and one serializer as receiver.
7 B" y) u, i" I3 Y; H*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
  M2 R/ A* P1 K. f- B* ]** Output - Serializer Tx is connected to the input of the codec
7 n2 m/ m& j5 ]; C*/
# b- h+ g; |" ]McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
% L, U9 l9 X& s" ~McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
$ a, T; g& x8 q1 L0 ~8 S| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
) E* ^* ]7 c1 c) h5 t8 R9 [. g+ w| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
: _3 i" f. t0 Q. R, j, _$ q) K* b, \McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
2 W5 P' n- l+ |  t| MCASP_RX_OVERRUN);
7 L+ n9 W  [* ]- b' q/ ~}

static void I2SDataTxRxActivate(void)
{
( h: N% a, A4 c, x$ \! ]; {/* Start the clocks */
" h  Q9 t. i4 KMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
+ @# p0 g  t) @, f1 WEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
7 M' [( e, z1 z1 f9 C4 g$ X9 uEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
$ e6 ~: w# [- M" i, y% G2 _McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
: J9 e8 V% l1 M3 e- `" ^( ?McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
5 c  U" n7 F$ n2 twhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
9 F5 A5 W: j; k9 y: P) wMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
) U+ T3 C( X# \8 cMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: j  x* o# ~* `