MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11994|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1215

积分

金牌会员

Rank: 6Rank: 6

积分
1215
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
4 \4 U4 y* K3 L. qinput mcasp_ahclkx,
$ T" y5 D( q1 b' G  [( }input mcasp_aclkx,
5 v3 a( Q% {: W& f$ V) I8 {% B" jinput axr0,
0 T; p; P: N9 ~3 v! d/ G1 o. ^  Y, U
output mcasp_afsr,
1 V7 T1 d/ m( Z! v, A; b& ?output mcasp_ahclkr,
1 \  m- @: |* r1 G0 Poutput mcasp_aclkr,* \1 ?" z" ?  j+ P4 N) ]  w$ l
output axr1,
. z- ?- J+ F" z" \. {- \9 T. ]& d4 v
assign mcasp_afsr = mcasp_afsx;: Y, x5 n  X- l) V- y' o5 y# L
assign mcasp_aclkr = mcasp_aclkx;
( S+ j+ E' r, j7 X7 q( p9 Eassign mcasp_ahclkr = mcasp_ahclkx;
0 M) V# [5 E9 W) Eassign axr1 = axr0;
7 `: z! J& G4 b

; M+ M. A6 d% g( t, l  Z3 l
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
9 D0 G( z4 d- g( j- Q1 ~' g
static void McASPI2SConfigure(void)
) ?6 E4 t9 ]& w2 ]' T{* q$ n) e& p1 x* L
McASPRxReset(SOC_MCASP_0_CTRL_REGS);7 Z$ X4 d6 l0 n' J7 m8 t3 o" `# b
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */4 N- l+ Q$ Q- E+ X* r, }3 i: L
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);# D1 w" v+ s1 N1 c- @+ T4 A
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */1 y2 [1 J5 k$ O( L, x5 `! Z
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 _" S. R- n+ r) hMCASP_RX_MODE_DMA);
& M$ U* _! P6 ^" x& IMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,. K/ D4 y& K; h. w( L7 o) m
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */: \9 k" Y, K& {
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' K7 E; S, v( `5 b2 z) [MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
  ]3 L5 v  @% f) {' n! PMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, / u4 R* f. u3 h, v2 ?5 u& ]; j% P% l/ l$ i
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
- R9 }7 h. ^  m! HMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
" h' X( ?* Q, {1 G" M" LMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
+ w/ D" r- I- `4 ]0 r& K( rMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,. N0 [9 T( l* W( ~) Q
0x00, 0xFF);
/* configure the clock for transmitter */
* L5 G! x; |; B& p, m  d, FMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
' H- o3 C  i6 H" X) tMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 2 e+ L: V/ b* Y5 @
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
) d+ ~9 q: v7 \" D0 X$ e0x00, 0xFF);
( n1 M: ?. l( v
. j( v8 n8 r9 b( T1 k/* Enable synchronization of RX and TX sections */
+ M1 O& ~) T: O/ [- V+ E- \5 h, F9 BMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
& U3 O# H6 G1 R) tMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
0 P/ b% A5 ~0 f- H3 l: HMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*' ]8 ]: i$ b' `) x7 k; v
** Set the serializers, Currently only one serializer is set as
$ F, f. [1 p. ~** transmitter and one serializer as receiver.7 U# z- B6 x1 F1 r" R  j
*/
; ?% k# d& v7 ]  K/ XMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);; P! k+ {8 W1 b7 o& C
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
  z& B& J1 m9 f3 @** Configure the McASP pins # c0 P- F. ~4 ]1 o/ R! \9 T) ?5 R
** Input - Frame Sync, Clock and Serializer Rx) ]: _' _( ~3 K# I
** Output - Serializer Tx is connected to the input of the codec
5 s! u- q( |( P% K1 E5 D*/8 X/ d1 j3 S+ ~* X4 a
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
6 U9 C! ?/ E9 d5 i5 K$ X6 nMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));, c( W: J* R2 d9 v
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
; |) v' N# M& X3 E7 z  f$ v# U| MCASP_PIN_ACLKX; D; F; j! h2 U3 s$ K$ Y
| MCASP_PIN_AHCLKX4 o5 A3 [' ~: Z7 k
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */9 P$ O+ n1 s9 U, s* [5 N: r
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
+ _1 W( R3 V  E: b6 \7 y& B| MCASP_TX_CLKFAIL
6 Y8 m- q0 [2 Z* Y# \& _- Y| MCASP_TX_SYNCERROR
' R, y# F' P9 M& s0 L# ]9 s! X| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 2 z  c0 T; M+ z7 t! U& @3 `
| MCASP_RX_CLKFAIL3 t  H9 b: r. U- ~1 ]1 }. q
| MCASP_RX_SYNCERROR ) d; T4 Y8 F5 K* W+ C1 V
| MCASP_RX_OVERRUN);
* `/ J* O( c6 y/ K  _1 t}
static void I2SDataTxRxActivate(void)
8 b) t, Q8 k& m/ E7 g0 B$ w- j{
# f  O2 V" l3 Y/* Start the clocks */
, v/ J) R) ?/ @' i! }5 D% hMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
, t- M8 H0 ^/ oMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
3 @$ @: g6 M) Q0 ?+ ^% P! [EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,& q! D8 R% C5 ~/ ^: v
EDMA3_TRIG_MODE_EVENT);
! o" k9 L2 e  N5 GEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
/ S1 E' E% L$ _; t) P: p4 a. j4 kEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
6 w+ O3 w, t& UMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
7 u9 u( A! ~7 `. t# hMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
  J+ ^6 P% R3 d" }$ jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
1 [1 L8 f8 h; E. S: J. a! AMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);- k: v$ l: @! W, `4 r' E- Z% t& ]
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 a: X- J2 i, R* w2 }0 s4 t$ Y. Z}
' U% I/ p* O4 H$ v/ _
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
6 ?: L' }3 q# T7 Z$ E  B+ y+ A
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-23 10:18 , Processed in 0.044173 second(s), 27 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表