MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9723|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,4 p$ `8 A5 O7 y1 A
input mcasp_ahclkx,
9 E# W0 x6 c1 v6 T3 _input mcasp_aclkx,
2 x: K2 J  d; P- P: Oinput axr0,; V- ?9 W9 w2 Q
1 d$ e: E& L% Q9 t7 g  l
output mcasp_afsr,
; J! e, k, u, N1 ?output mcasp_ahclkr,
# d  Y$ g. b- G+ ooutput mcasp_aclkr,
1 U  ~% L1 u; R0 W( B+ ]output axr1,. g) L% Y- e, h" I) ?
assign mcasp_afsr = mcasp_afsx;
7 F% C3 e7 q; C* S: E4 Vassign mcasp_aclkr = mcasp_aclkx;# S, g( H+ h- z8 |: ]0 z
assign mcasp_ahclkr = mcasp_ahclkx;
, L, ^. g& f+ p% z2 _assign axr1 = axr0;

" Z" p5 `  I! o! `9 ?! G: C6 s% x! S: a! z
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
/ E8 Q# W( V3 I1 g1 c/ s% c4 r
static void McASPI2SConfigure(void), d9 ?9 _8 S8 B/ q/ B9 h
{
8 w2 ]7 B+ b3 m4 z4 E- ]) XMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
* ~" z" B" m+ e! G# Q3 ^/ m! mMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer *// L! w1 \2 o, \# b
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
9 q! V' ]1 U  X) WMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */5 X% ?2 q6 m2 z- r/ |  n6 O: c2 N
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 c2 n  L8 w4 ?& j3 _5 IMCASP_RX_MODE_DMA);
+ C# W: c  s1 |! S; [- i" XMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,& N3 M$ `$ G# ^' `3 c7 d" l
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
5 |( U# W8 ~* O8 a* t: K  lMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
; ?- \4 J6 \; M; uMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);, e- C$ ^- {" c. \: E/ Y
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
% g; g( w' U3 i5 ]/ ?5 ?: d# ~MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */5 v( f8 C) }: y% T
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
. l  l% H' f. R! X/ M+ `% H" dMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
; g1 s: g$ s# @7 NMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
/ ]- Q7 P% c) {0 N& _3 [0x00, 0xFF);
/* configure the clock for transmitter */
  l$ K6 J% m" y& ]McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
: F: y% V) [% q2 ^' }McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
8 ~% z5 }) R/ l9 s( B: lMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
( A8 J: y% `- ]: e0 }+ |2 @9 C6 j0x00, 0xFF);- J: Q  P" d2 U+ q

/ H) M* Z) z* n( F/ o* T- f/* Enable synchronization of RX and TX sections */ + l5 `$ M+ C3 Q* X+ T
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */( h3 \* W" \1 j7 \" x7 u
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
6 o9 K$ O5 l! i! ^- [( T, y$ Z! ~McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*, ?2 e. @/ q8 n4 ?' B8 |
** Set the serializers, Currently only one serializer is set as, C) d4 A& E0 Q3 M4 U/ a
** transmitter and one serializer as receiver., u. v2 T% s- h( z
*// u' h; t8 ~  R. P/ U/ X
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);; s$ A  B' O' g2 X$ P! c1 [- e
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
% ~$ {% b' F( V6 a# j** Configure the McASP pins
) s$ |4 P4 C$ f9 g1 T8 S- q** Input - Frame Sync, Clock and Serializer Rx- ]+ o8 g# K9 j, X  I
** Output - Serializer Tx is connected to the input of the codec % R8 X- ?; {1 m
*/4 o5 w4 s) E/ O, ^
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 F6 y" y* U3 R$ ]& t5 q( I/ eMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));5 D+ X1 H3 c0 c% _
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
6 H: h3 Z6 b" [" p| MCASP_PIN_ACLKX, S* k& U! Z- f& I& j* ]6 F
| MCASP_PIN_AHCLKX, g9 h: ?* ?( y! b8 h/ p
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */" }' h" F# Z4 b9 r, E2 _
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
  X2 g1 M1 {6 u| MCASP_TX_CLKFAIL / p! A# m# M3 n. t$ Y
| MCASP_TX_SYNCERROR
+ C% F/ U8 I8 S4 b| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR / n2 Q5 K8 }" k! D; g
| MCASP_RX_CLKFAIL
8 ^6 ~. P+ H2 o: p: l2 B| MCASP_RX_SYNCERROR " I3 \  V. J! x5 C- y; J
| MCASP_RX_OVERRUN);, A' h! u; L  x6 i$ C1 x
}
static void I2SDataTxRxActivate(void)
# Z# e$ J/ [* a{
0 m: I8 E# k+ X. }5 A: I/* Start the clocks */
" I' [1 |3 {# C9 M. jMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
+ H: x0 U0 T: h" kMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
9 J( n/ t( S, B7 U4 `% y$ |EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  i, P# `9 x+ R( H6 ?2 u8 rEDMA3_TRIG_MODE_EVENT);2 v8 U: X4 f  X- B& x+ _2 f
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
2 {/ {% {) @: h( ^$ jEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
; k7 l6 c3 O( z; X, `+ y8 ^McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);7 B, k! R/ o3 j7 X; E
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */: E: Q0 c3 E5 ~) a/ L
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
$ p" Q5 V& r3 c+ E2 [' x# j  g/ @McASPRxEnable(SOC_MCASP_0_CTRL_REGS);) ]1 F8 D" l' H7 e# i
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);) |, Q6 q& D7 G8 [' x
}
/ O& [2 @3 Q9 B( c) \
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
9 x# s/ R  \* ~
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-18 12:26 , Processed in 0.044597 second(s), 27 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表