|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
/ A: u- j+ o$ P% e6 z* uinput mcasp_ahclkx,
6 {+ r# g7 a& b& yinput mcasp_aclkx,
4 m8 v6 |' s3 S! V# Q& @( q4 n+ pinput axr0,, p. ^% Y6 H! g/ B: S
, a4 B$ P% L2 W$ Y/ n4 J8 ?7 V# V
output mcasp_afsr,$ p4 g# j) p3 X5 C. u1 |8 v
output mcasp_ahclkr,1 |# P9 ~: s& a F. h' y
output mcasp_aclkr,) R* Y" f& U0 m& o8 F
output axr1,6 K* y4 q. v/ ?2 @/ f4 p
assign mcasp_afsr = mcasp_afsx;+ A, N2 n# W2 e, g+ r" L F& a
assign mcasp_aclkr = mcasp_aclkx;
" `5 D C$ \) i b. ^- Gassign mcasp_ahclkr = mcasp_ahclkx;
+ I2 m& A4 |: x, K' X6 {$ gassign axr1 = axr0; . A' }' P! M6 @, l2 W- W( ]
6 l0 W9 P- u5 p% `7 U; h B在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
6 [ S$ e4 {, vstatic void McASPI2SConfigure(void)
! a: D! _9 K% }% m) z) B{2 Z5 b0 P9 @2 f2 s) w
McASPRxReset(SOC_MCASP_0_CTRL_REGS); f! g- F7 [+ T* A6 D" v$ w$ U. P
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */5 `# M1 J' \! r) Y3 \, e
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);& H! T; i% j P, Y: j) Y d
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
: b' q: A% n8 o! S$ _McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
, \2 c9 r3 K- @MCASP_RX_MODE_DMA);( o4 ]9 ?6 N' B. a
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
6 P: z2 ~5 K8 b; b& RMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
% E5 S+ Q6 ?+ K; U8 `; }McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
( B) u: A/ ]; FMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
' a( a, u0 ^# v% T8 U; MMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 0 c% E6 ~3 E1 v0 l9 E1 X
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
7 U$ I/ |" {# gMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);9 T' B7 ^4 i1 @7 F4 A- ]0 s
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 4 u8 P+ u8 n/ z9 y' h: {
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
$ \/ N @5 _/ F4 B# z0x00, 0xFF); /* configure the clock for transmitter */3 t) s* S; [$ ~ R+ p5 q9 L
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
9 f) K% K- ?8 m5 [McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ) F1 n4 }" F- d+ ]
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,8 f1 T! \7 {! P2 a: G( [2 O
0x00, 0xFF);1 M) ]- C" L: z3 K9 P _
, R: h# E. d, _# B% P
/* Enable synchronization of RX and TX sections */
: O: ?' q- D6 Z5 HMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
% T8 x3 C5 o( O1 m( h1 [McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
# p/ l$ {8 H' n, ?0 m3 ]' ?McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*: g0 C- u. ^4 `
** Set the serializers, Currently only one serializer is set as/ u) ]7 v. ]' E3 ~/ F/ K' I
** transmitter and one serializer as receiver.
, S* K t2 ?! s7 V' a5 N) n8 I4 ~*/8 X; _3 } v6 O8 h1 e) M; ]
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);3 p0 ~3 b! S4 q4 A0 B* \" B, l" j K
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
6 `" g8 k& N0 f/ @8 {+ L" w3 V** Configure the McASP pins % w1 d8 m7 s/ Q8 L d
** Input - Frame Sync, Clock and Serializer Rx
2 P" R0 F8 w3 P5 Z F! j- o- [** Output - Serializer Tx is connected to the input of the codec
* k" E' }) P' l" A9 m v* L*/6 C" a/ m! E Q* w w8 m
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);$ V0 L) I8 `: Q2 B h. E R U
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
; h& n. q4 c5 GMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX2 x3 S! y3 g; Y$ O. |
| MCASP_PIN_ACLKX
' M: ^& K; J9 I+ D| MCASP_PIN_AHCLKX7 }2 D( r& I$ Q9 z
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
! ?0 z0 o1 t# L8 E) OMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
& P8 o, e8 ~- w2 f' S: }# j4 ]| MCASP_TX_CLKFAIL
3 t* \4 w/ q5 ?| MCASP_TX_SYNCERROR
! e. ~: c( {2 |/ H) Z5 J! W| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: n, f' @- z1 d: O3 G! Y| MCASP_RX_CLKFAIL5 K8 Y4 N* s) l/ \4 I
| MCASP_RX_SYNCERROR 2 Y/ K2 ~& W2 |2 C1 ]5 |
| MCASP_RX_OVERRUN);5 Y+ j# P, E# _8 l) I9 N
} static void I2SDataTxRxActivate(void)6 @0 @1 ^8 d' [- D6 |
{
+ x7 {" }& S J( x/* Start the clocks */
7 N$ m" m) f! |- T; ?McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);) w% H. n3 M9 N! J, j- x0 }: x
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */; i! @% U: L% g8 M
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,: H7 O! j, [6 g
EDMA3_TRIG_MODE_EVENT);
( K' s9 _ ]$ E4 M: @* kEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
0 Z! N* f6 u# \8 }1 i2 \EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */& Z9 _7 O/ ]) l- r* r$ k
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);* c6 D2 Z1 ~- J/ R; t3 w
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */$ g5 i; S2 q8 m2 `. t
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
$ I5 d T9 Y; U/ W" KMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
8 q( I1 U8 K8 B" ^McASPTxEnable(SOC_MCASP_0_CTRL_REGS);' Y ~* d3 j9 Y$ n
} 2 d/ h) t' D* p9 Z' }
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. 1 `* x; ]' G4 h9 I u* K# n
|