MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
) H" J0 L' b  V8 B* e) R/ a' x
output mcasp_afsr,
- h8 `2 l- }8 [* T: V9 X3 Voutput mcasp_ahclkr,
output mcasp_aclkr,
5 |! {; }4 n/ A$ j1 Goutput axr1,

assign mcasp_afsr = mcasp_afsx;
) r8 y3 c1 c! I9 Yassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

! p. q3 N3 E* \1 R% V
- E$ r& \+ P0 z; t' j

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

0 B6 N- E, b% h6 P

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
# @$ a( c6 B# D7 r/ D' b  @, WMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
6 v, Y# E0 i( h1 t: jMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
& |" d0 E& w+ V, J/ A- zMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
, T% \2 S4 s: P  W. d4 H) tMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 ~$ O) M5 q. O! V" D6 mMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
/ P% Q. u! \9 AMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
8 Q+ z( h4 \: O2 ~5 KMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
% B6 c! r8 Y% J7 c- B( H. BMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
. a2 j; z9 s/ H9 T3 R! vMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
! s, g1 K4 c: E9 {- h- q1 M0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
& I8 B7 X# }0 l- M% k8 X7 @& tMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
# _- b$ |! A% y% QMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
$ U' U0 R. g+ h/ ?0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
& c* A% y( b7 h+ p( D/ t4 YMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
' j9 O3 _( ~2 bMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
3 Y1 f' m0 \8 X4 R5 \** Set the serializers, Currently only one serializer is set as
5 Q" C8 \' |) _" Y# y** transmitter and one serializer as receiver.
*/
7 L8 Q* h3 X- t1 Q& UMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
1 V. e# o+ W3 z6 d1 z: i** Configure the McASP pins
2 @' f9 q  e5 X' N  Z) z3 m% D* o** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
3 U$ N8 {) M( c0 W6 ^2 I*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
  w/ I/ i; Q) lMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
: C% a- E. H5 V) b+ d- m| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
, f4 t  h% T  C0 Y! bMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
( b0 t- Q6 L+ ?8 {# M8 l| MCASP_TX_SYNCERROR
' b8 U6 z6 s/ w# B| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
% {/ K# |& V% J0 L| MCASP_RX_CLKFAIL
* w6 d, ^5 h8 ^| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
9 H  Q9 S" q- @/ ?) e& \% W) _{
$ F4 X9 j3 k; M2 Q/* Start the clocks */
9 ^) J- X; A- n! A( H- n" WMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
( S* O2 ^) e+ }' p1 R! s2 ZMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
; z. o& H& B& M; OEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
$ Y' A' r, H0 V8 [. \3 NMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
* L4 G2 e0 C3 w/ \9 p" L+ iMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

" U2 u# N2 A0 J% T

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.