MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
) [5 [9 l- ]* i- N! M3 Y: Ainput mcasp_ahclkx,
& p: k# ?0 i8 p# P0 a; N" ~6 t- T: U6 Sinput mcasp_aclkx,
input axr0,
* K8 C5 v2 E/ C1 Z) |# v' I
output mcasp_afsr,
* o' J1 Q7 Z/ e; e" z! coutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
3 w; k3 Q5 q" Z" c  ?( n

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

5 p& O5 L" L" {

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

7 g* u3 p$ \" @; X2 ~" K8 ^3 S. Y( s

static void McASPI2SConfigure(void)
( K9 w  p( N* w+ k9 h3 }& m; z{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
# Q" V- p$ H- k9 B) C/ C5 x' gMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
: I5 s4 Z) w+ uMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  ]# U' y+ V* Q6 [  q7 \MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
  @! w( `: T2 v/ E$ ^6 S" AMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& b" H! C5 g" X0x00, 0xFF);

/* configure the clock for transmitter */
. G/ ]2 }& l3 t  g( RMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 h1 p' Y% L6 P, m5 |McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
  G  l4 Y) u1 \/ j: J% q" E0x00, 0xFF);
" B9 a( i$ O* D( q- e4 f
  u$ A7 N" [) {) v+ n! {" y' V& n7 ^/* Enable synchronization of RX and TX sections */
$ Q" a2 f6 \' `3 VMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
  S! `/ p! r5 c3 X8 @McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
9 V6 c# g# `" k* D** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
. @2 v  f0 x! O1 k" j. b$ M*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
$ l7 U- q9 u3 \) v** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
( m2 v2 ]3 e* B( f+ P** Output - Serializer Tx is connected to the input of the codec
5 d0 }; ?. x! {! D/ |*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
  `6 e5 {) x4 Q+ }$ HMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
$ k! `& d* s6 I7 ^/ Y| MCASP_PIN_ACLKX
7 E8 z8 ^! x! S9 r' O0 P) L* a| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
( Z% v/ N' r- ]- G- F3 dMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
3 o0 o3 Z7 A* G! c| MCASP_TX_SYNCERROR
7 D5 j. v' e, L$ c! N0 p% B| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
; O5 z, A/ B4 d& F$ M/ o0 c9 N| MCASP_RX_OVERRUN);
+ o: @( W$ n+ d}

static void I2SDataTxRxActivate(void)
, @  d- H! `/ ~. [( Q{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
0 A" \9 \7 o! _5 j5 `EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
) s3 _3 r. k4 g  |9 N" ~EDMA3_TRIG_MODE_EVENT);
& T' n  T" I% V! R7 D* BEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
" i! ~$ {$ x, z4 H( KMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
' n6 K8 ]7 a/ X6 ~7 Z) f! T3 E1 YMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
& z6 Q$ y% @" z; \7 w9 H! V/ C3 V; Jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
  m, ^2 _: t$ A  P4 b8 k6 ^3 h9 X0 NMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
& E5 S) k3 {$ |. J# ~}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

( Z( B1 h& T' M* A. ?