MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
. J9 `7 d0 ]  \8 x% a+ jinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
: F% |& i3 f& H$ l: `. h% _1 X
output mcasp_afsr,
6 U9 i2 t. }3 I9 `' k+ y, O3 m% }9 Houtput mcasp_ahclkr,
output mcasp_aclkr,
/ J7 L: I' B) Uoutput axr1,
- [, t. f) ^4 s( \; C, a

assign mcasp_afsr = mcasp_afsx;
$ z( O; o0 V1 M8 L2 F1 b" S6 Q7 [7 sassign mcasp_aclkr = mcasp_aclkx;
/ |# J5 u3 V* d3 N7 a! Dassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

5 \  ]& i9 {  f  t1 @; v8 ~% J9 X
) L) J$ m/ O3 H! [" R

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
! R# `1 N2 M  Y+ ~. cMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
" u* I  l% ~4 B* b- s: A7 y% pMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
  L: B& W& S! N/ k) s. G/ MMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
5 |- e( w+ b9 q( mMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
$ O- l+ O: X7 T, Y* M  M' @6 z. }McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
- X* a$ q" C5 M' O* b4 EMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* Q. o4 O. h  |0 k  E8 AMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
8 a2 o" D, i4 D" m2 a+ h7 m0x00, 0xFF);

/* configure the clock for transmitter */
+ C8 \$ x  h& S2 l  v* zMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
9 h: s; V9 v% D& `4 t' ?McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

1 _/ y) k" u' Z+ W, S/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
( D9 \6 y% Z; |McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
1 S, E+ ^7 U+ d' L" UMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
/ k. j6 p5 y% d; A1 d; {4 q. r" M** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
2 o3 x1 E+ Q% J; v, S*/
# I* A7 f$ Y" `+ uMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
% y* O, }* l! @. @9 f** Output - Serializer Tx is connected to the input of the codec
# V0 A8 J  t+ @7 [) m2 h*/
' @8 F0 j; O9 V# Y  M+ N9 tMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
# e0 @. v0 @$ }1 z| MCASP_PIN_AHCLKX
* j8 Q  ~% k6 P; W0 D) a| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
9 f8 I  I/ K/ z5 kMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
' c; z. f4 z3 ~, A0 J& l8 P# s| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
. ?- U, m1 W  a% f| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
/ B+ w  r2 P  }; d, h| MCASP_RX_SYNCERROR
' C* {9 J: p( t| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
$ `9 p! ^9 o7 Z1 W, |: QMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
' G( q; ~4 V( {- PEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
/ ~, y0 v" |( b& d0 oEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
- W% H! t& q- t; }: Q6 M) rMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
; m/ J. N* m, g/ Q5 mMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
, Z0 W4 M- V0 G: V- i; r1 ^McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
$ \7 c3 n& w2 x. Y3 W4 y' nMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

- f4 }9 r) e4 d" r