MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11465|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
0 J- f% p7 s" Y8 B4 einput mcasp_ahclkx,7 s! j3 Q3 \% p8 B& ]' F: i" T  L
input mcasp_aclkx,
! m+ @2 z9 P$ C' K8 dinput axr0,
# J% ~: C% R& j1 ]% }6 k# C* V% |1 Y3 I! ^
output mcasp_afsr,
, K3 _( a8 s7 T; coutput mcasp_ahclkr,
; Q% o/ ~5 x0 V6 t+ S# }+ ^& f; l: _output mcasp_aclkr,( x( g& \9 F: M1 F( M5 _# D
output axr1,; I3 O$ {" G& `# d5 A
assign mcasp_afsr = mcasp_afsx;
- n3 `6 ~" n0 ~% k# q  l4 i' h* [assign mcasp_aclkr = mcasp_aclkx;; I" u- x- s# S; T! l& u  p
assign mcasp_ahclkr = mcasp_ahclkx;6 o9 t$ R  X3 S4 O# s$ p2 y
assign axr1 = axr0;

  v1 D0 R1 M2 w3 Y1 D, B  R4 {" g( a+ \2 u' n
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
/ l- K6 M7 D, e! _# ]/ Z, X3 b
static void McASPI2SConfigure(void)
1 m2 w$ y8 c& ?2 V$ r  z' E{* Q% ~" E* D& V& C0 Z3 u
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
* x( P# W+ P2 mMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
, i. r. j3 G# F1 D7 c% rMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& f, B! \( g$ {. iMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */. k: k, ?- w' G) e3 g
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,# z) Y! K% f3 b" w* L1 D
MCASP_RX_MODE_DMA);7 P$ h' F, L& X1 T9 \, V; b0 e$ G" y
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 I' e5 r& f1 u6 vMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */. h& p: H# i. W% a+ H& j
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
( f) P, |' M7 d4 B; y' S1 @MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);- Q+ ~1 K2 g$ [% M+ c( E; E
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ! Y, j! |5 ^/ g/ _  ?
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
% a- g! N& h/ z; A8 ?, ~% kMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);% X! u% u' E( P2 M
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); % [5 e" d) w. I2 N
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,. Q( M  G: ]( M0 h
0x00, 0xFF);
/* configure the clock for transmitter */+ W% t4 B2 z6 F. T
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);5 V* I; l7 c9 \+ g5 B
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); * n1 A1 H4 I- `4 X  T& W3 V
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,: q2 ~& c: a  [; l
0x00, 0xFF);4 i3 i5 D4 e! g9 n2 ^
+ R# O* H$ p$ [- {! P2 i- x; O
/* Enable synchronization of RX and TX sections */ * [  Y" N7 e3 g( K: i; k
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
6 ?  b+ Y* }2 P. @- S! \: p& ]3 aMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);6 W/ m  l" |+ q7 y; y
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
3 N0 B; E! a) d0 d** Set the serializers, Currently only one serializer is set as9 A2 x. W3 e1 ]0 Q5 V+ H4 ]* W
** transmitter and one serializer as receiver.# `) ]; G) j; t* h! K' V9 C& N
*/
, S# a, o& G9 qMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);& d0 J, H- Q/ J. C/ j, `
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*6 T& z) @* t; _3 f
** Configure the McASP pins
$ \& J% H1 T5 p9 A- I** Input - Frame Sync, Clock and Serializer Rx9 T+ {: h$ s: r5 G7 v4 _% x% V
** Output - Serializer Tx is connected to the input of the codec * \* r/ @+ ]$ r& r  M2 C6 H
*/! }2 y9 Z' J6 J1 M
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);& A: i$ [! I- U/ a
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
+ H2 V+ l7 D% h6 FMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
$ I- L+ b9 h  U3 c) ^, F% M* ?9 R, N7 ^| MCASP_PIN_ACLKX  O9 Z; V9 D' m# C+ q
| MCASP_PIN_AHCLKX# x; P$ W2 K+ K+ N' m
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */5 O  |- v% G8 P7 s4 ?  A) ]- @
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
( a+ @% [& }" b& u| MCASP_TX_CLKFAIL
; E/ G. N0 x& T| MCASP_TX_SYNCERROR
+ g: @8 W' M4 Q" u  U* i" G" d  y| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR " h0 e& [* Z/ g+ M. L1 L
| MCASP_RX_CLKFAIL( R4 D; \. }! T8 x# y2 z$ R
| MCASP_RX_SYNCERROR & B0 n6 o* A+ r  L7 e
| MCASP_RX_OVERRUN);
4 M, q4 k! w( T# Z: n/ Y}
static void I2SDataTxRxActivate(void). {9 ^% q. a; r# y3 U
{
' Z( K+ d+ X9 |4 F( A9 u5 i/* Start the clocks */' |1 x3 J8 z' W) v
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);/ W' n: H2 J! C  S7 v1 z" y
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */& `$ h9 g3 X( _/ a9 Z4 k
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
+ K* {) q- C7 E, Q4 [EDMA3_TRIG_MODE_EVENT);0 y2 d( O/ a9 B7 C* z. g
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
2 \0 g: ]4 `5 R: v- ^+ @3 f6 Q% IEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */; o7 E  E1 D9 M3 a6 g' m. s
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);* D' h% D0 v# n; S. ?
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
: G! F# A/ g. W  Z9 S; X$ v" F0 n9 o9 }while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
, U$ N9 d( c9 b/ r% ?0 M/ N' z) iMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);- Q7 ]' P8 z; c2 p' o9 V
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
' c. H, t6 E0 a}

: v& H0 f1 ^5 b/ c
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

4 F0 L7 {2 x1 W, H; p/ P' N
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-6 02:31 , Processed in 0.040734 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表