MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
& t+ S3 Y5 _) [3 n, Hinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
7 N4 L7 v& L1 m
) o) {5 N, f3 J% }0 Woutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
- t. j  A: K; M, A1 ~assign mcasp_aclkr = mcasp_aclkx;
6 r7 i& o& k1 I2 j- v- xassign mcasp_ahclkr = mcasp_ahclkx;
: j* A! l: \0 H. A9 Eassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
+ D4 z) {& E  m- P3 H8 g{
  S* L) A: V, |7 _McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
0 n- Y3 Q2 B/ X  J9 N0 ]( xMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 D( |; x( v9 c, p4 W9 c5 S$ z+ `MCASP_RX_MODE_DMA);
3 h4 B1 @1 H+ F  c- `( Q# FMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 [* A* r/ Y4 F# L1 eMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
  y0 D6 d4 r# ]. CMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
5 p4 _1 I4 z, [6 ?( K- m; yMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
8 |. F9 Q. Z4 E  }McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
  p5 `9 C) }" Q# I5 E+ w* T2 G0x00, 0xFF);

/* configure the clock for transmitter */
* ]1 [, I7 m6 N- u6 a& q4 B/ dMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 l) X$ Y# n% g$ j& T6 w0 M0 XMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
- v5 K, C( V6 U0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
/ m2 l0 R) ~1 a) T9 `  FMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
: x( X3 `1 N% Z/ _0 q, k% N*/
) K! E, x3 M+ f; j! sMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
3 }' E) A1 m5 ~; F+ z! D** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
* _; ^% c' M  Q" Q- Y, _McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
2 r8 V' A2 Y3 P1 Q9 N2 h1 lMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
9 F% t5 a0 w) ^/ g; I4 K| MCASP_PIN_AHCLKX
$ {5 L/ j8 e$ s4 Q5 j! R7 A| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
% k& g/ r, d* A6 |McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
4 t9 y+ U5 ?0 |  d- h# y| MCASP_TX_CLKFAIL
$ |, v4 P) F! K1 Q| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
! C/ I! |6 V3 C  d* H, M| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
1 J0 ?, `: Z( y: V2 D| MCASP_RX_OVERRUN);
. C4 d9 ~' Z+ z9 x" A4 `}

static void I2SDataTxRxActivate(void)
' N+ \& i# g* p% Q{
1 @% }$ ]! s# b- q. H7 W3 t" O3 J/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
) D8 W- q, o' }: |( y3 Z% [McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
7 l8 j& O4 P5 hEDMA3_TRIG_MODE_EVENT);
6 g" u4 G% r; o4 N* rEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
" }& R0 D6 e, Z' fwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
! E+ |5 J9 X% W; I; _McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

) [# O0 S* b3 `, H* d: X0 H) p/ l

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.