MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
) g* l% f. p  Q0 k, H3 b) w+ ]" iinput mcasp_aclkx,
$ m$ t* F6 H9 t5 B; sinput axr0,
3 N" f" v: X2 v2 d- d% R1 R& D5 w
output mcasp_afsr,
output mcasp_ahclkr,
0 S1 x% P. u0 E: ~2 Q; Y% v& }% eoutput mcasp_aclkr,
output axr1,
8 O( F$ v# z  w8 K+ x- X, C

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
- Z  H  @2 Y/ n7 B+ @0 ~assign axr1 = axr0;

5 L; t* A; o- X/ z, S9 n
7 k5 \! e$ k2 J  V1 ^

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

# d' i- t- h- V3 o

static void McASPI2SConfigure(void)
+ X& y7 K: Z1 O1 n{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
6 ]* z* M% p  v' h+ g8 p- YMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
6 K1 @% Q! \1 b% b7 CMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
. S+ D3 O, [+ ?7 p7 oMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
  L$ F) I. G" l4 ~. yMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
8 j, w* W  T% @( c9 J' z. SMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
: \% v- a$ ^1 w0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
) J" ^' r& k9 C) d4 u3 a. L2 e) q0x00, 0xFF);

+ H4 [0 Q7 O$ w  U. @! P7 d+ q# B/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
. Y" F6 V: F6 d7 V# y' N: G7 J" |McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
* N1 L' A" e: a/ t; h9 U*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
$ q& F7 b1 R4 G% k+ }" ]) HMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
; d1 y3 |7 M/ b+ i: y& g** Configure the McASP pins
: r  `3 [! o- ?2 s" i: {) p0 ~) X** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
9 q; Y+ N" Q) q$ k: {McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
; u9 M  `: _/ C' c& z| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
; p- [( Z( p" P; }3 K. E2 y9 f0 UMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
9 s7 F- l" k' R) z* J- ]| MCASP_TX_CLKFAIL
# K8 F% o9 o$ S1 O| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
8 {1 o' |% Y3 ?| MCASP_RX_SYNCERROR
! x& x* J+ Z1 v! a  B! V0 l6 Z8 N' W| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
6 q3 ?4 z. x& |: I5 K, l/* Start the clocks */
7 \6 j7 }% C4 p0 c3 G2 }: z8 SMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
9 k0 [, E3 A* T- N7 {McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
# @% r7 c$ F( E  LEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
8 U) q2 \. Z) ]8 VEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
8 X& W# n# V4 U4 D4 P( \McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
# J3 }( b3 r+ q6 G4 [McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
! N! n* b' d# P; ]! J5 {McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
. z+ b+ q2 b+ V}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.