|
|
( x8 w; I+ W& i! c7 Y7 H; N7 \3 _
寄存器初始化那里就给出来了啊，如果DSP要发数据给FPGA, 那么CLOCK是由DSP去控制的，如果DSP要接收FPGA的数据，则CLOCK是由FPGA控制的，START跟ENABLE信号是用来控制发送使能的。这是我的初始化配置（我是用8位宽度通信的，对于DSP来说，B是发送，A是接收）：
4 g2 r1 p0 o$ @& q" N/ l3 \static void UPPInit(void)
/ Q/ F. d/ q6 M{ g. O$ v2 F$ A/ y2 b
unsigned int temp_reg = 0;* B" W6 A3 G1 S3 R/ P. u
5 ~* L. F+ ` G# G5 G$ Q
// Channel B params
* n. ?3 _3 {5 H7 ?" A) x CSL_FINST(temp_reg, UPP_UPCTL_DPFB, LJZF); //Left-justified, zero filled% ]# t6 S: D* h6 N' |" I7 l
CSL_FINST(temp_reg, UPP_UPCTL_IWB, 8BIT); //8-bit interface
$ ]: S& O8 ]* ^$ B$ s- q* v CSL_FINST(temp_reg, UPP_UPCTL_DPWB, FULL); //Channel B bit width = 8
7 l* n Z- [) E# B4 F CSL_FINST(temp_reg, UPP_UPCTL_DRB, SINGLE); //Single data rate3 `! b3 @3 o) v/ l6 J7 O! R( e7 b
+ I" @) R7 S8 ~; w* q // Channel A params
8 a; g* _* r; ~6 x CSL_FINST(temp_reg, UPP_UPCTL_DPFA, LJZF); //Left-justified, zero filled" D% N. y9 {1 H$ I% Y. U
CSL_FINST(temp_reg, UPP_UPCTL_IWA, 8BIT); //8-bit interface
. k4 n4 ?* y) |7 E$ d; [ CSL_FINST(temp_reg, UPP_UPCTL_DPWA, FULL); //Channel A bit width = 8
0 }! U8 G4 [) l+ s: _' |* ^& o CSL_FINST(temp_reg, UPP_UPCTL_DRA, SINGLE); //Single data rate
7 H: @' J; H& ^6 e' {
1 V/ j- C; X8 l+ u% U2 r CSL_FINST(temp_reg, UPP_UPCTL_CHN, TWO); //Channel A and Channel B are both active.- D& `: l4 j$ ^' I. K$ M6 P
CSL_FINST(temp_reg, UPP_UPCTL_MODE, DUPLEX0); //Channel B transmit Channel A receive8 {3 x, f# V3 U: z
3 E( x( u" _' D7 Z0 D Y) u upp_reg_hdl->UPCTL = temp_reg;5 J2 X: c: T9 ~& h9 v- y$ j5 o: P
/ s- k6 `" ~ i$ j3 _( t2 G# h temp_reg = 0; - b9 @2 b/ C$ H& o% i
; ~- w3 ^/ w+ n/ [/ R8 }: w* ~
// Channel A params
* [0 \6 t }2 ~! E3 K //CSL_FINST(temp_reg, UPP_UPICR_TRISA, ENABLE); //Channel A data pins are in a high-impedance state while idle: j; Z" y: i8 z8 i5 J5 w
//CSL_FINS(temp_reg, UPP_UPICR_CLKDIVA, UPP_CLOCK_DIV); //Clock divisor
6 F; c: n& m$ o CSL_FINST(temp_reg, UPP_UPICR_STARTA, ENABLE); //Channel A START Signal Enable.
( K; m+ \9 Y2 W# m: W CSL_FINST(temp_reg, UPP_UPICR_ENAA, ENABLE); //Channel A ENABLE Signal Enable2 f4 v B' F0 A
8 [# Z- S% U4 c' i // Channel B params
8 X+ Q0 y( K' o4 V+ } CSL_FINS(temp_reg, UPP_UPICR_CLKDIVB, UPP_CLOCK_DIV);
4 L4 A7 d- C1 n9 e" L$ E CSL_FINST(temp_reg, UPP_UPICR_STARTB, ENABLE); //Channel B START Signal Enable.
8 D& W6 r1 [5 O: N# m; J( ^7 d6 n CSL_FINST(temp_reg, UPP_UPICR_ENAB, ENABLE); //Channel B ENABLE Signal Enable6 {. d# k/ c3 w: `. V
6 q$ ~% @! {4 n. {8 f- A upp_reg_hdl->UPICR = temp_reg;" O, x. F+ D2 F& M
0 p& S: B9 ?- c/ [ ~ //temp_reg = 0;
7 d8 P* b9 ?) f$ w; F2 r- n+ V, s' R% \9 a
//CSL_FINS(temp_reg, UPP_UPIVR_VALB, 0x7b7b); //Channel B idle value
' w/ d5 Z* g7 ? //CSL_FINS(temp_reg, UPP_UPIVR_VALA, 0x7f7f); //Channel A idle value- v+ z/ S# e" d% r5 f, u/ W
5 r0 q, o& |5 d4 `$ Z0 R6 N
//upp_reg_hdl->UPIVR = temp_reg;0 l0 B# W" f) ?7 p% G+ `2 G
2 y5 w5 S0 v4 E9 Z3 G" _$ g
//temp_reg = 0;+ v# k9 c! X3 z+ E5 N
$ d$ _- G& ^/ f) D( | //CSL_FINST(temp_reg, UPP_UPTCR_RDSIZEI, 256B); //set 256B DMA I 1 o, Z# G# \. X, i% x D
//upp_reg_hdl->UPTCR = temp_reg;
0 p) B3 V2 W7 u$ o x1 }9 n8 L. ~5 M% R5 J5 q
//temp_reg = 0;0 [5 @: A8 ^/ @5 }: G
//CSL_FINST(temp_reg, UPP_UPDLB_BA, ENABLE); //B to A loopback mode enable' ?1 W4 K/ Z4 P$ J$ u
//upp_reg_hdl->UPDLB = temp_reg;
6 u, ~ |0 r* Z! r ; [. M. g2 |( Q
} |
|
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
发表于 2015-5-14 19:31:54
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
发表于 2015-5-14 19:40:04
楼主